特許
J-GLOBAL ID：200903072038928836
構成可能な論理のための強誘電体プログラミングセル
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-274084
公開番号（公開出願番号）：特開平5-242667
出願日： 1992年10月13日
公開日（公表日）： 1993年09月21日
要約：
【要約】 (修正有)【目的】 強誘電体コンデンサとSRAM類似の増巾器を備えたプログラミングセルの分布回路を用いたプログラミングの構成可能な素子を提供する。【構成】 本発明の強誘電体プログラミングセル10は、内部データ記憶ノードを有する揮発性メモリセルを含む。ノード使用可能スイッチング手段が、コンプリメンタリ内部ノードの値を設定する。キャパシタンス分割器が、不揮発性構成状態を記憶するための強誘電体キャパシタンス手段を含む。各キャパシタンス手段は、駆動端子と、接続された測定端子とを有しそれは、外部信号発生器を使用可能にするための測定クリアスイッチング手段を含む。ロードスイッチが、分割器に記憶された不揮発性構成状態をセルの内部ノードに転送するために外部信号発生器を使用可能にする。セルの内部ノードはパスゲートP1,P0に接続可能であり、データ端子を接続するか又はデータ端子を分離する内部ノードに記憶された構成情報に応答する。
請求項（抜粋）：
(a)正の電力入力と、負の電力入力と、前記正の電力入力が許容される電圧レベルの最大に保持され、前記負の電力入力がアースに保持されるときにコンプリメンタリ状態にラッチされ、前記正の電力入力がアースに保持され、前記負の電力入力が許容される電圧レベルの最大に保持されるときにラッチされない第一及び第二の内部ノードとを有する揮発性メモリセルと、(b)外部信号発生器を使用可能として前記第一及び第二の内部ノードの値を設定するために前記揮発性メモリセルに接続されたノード使用可能スイッチング手段と、(c)2個のデータ端子と、それぞれ前記第一及び第二の内部ノードに接続された第一及び第二のコンプリメンタリ制御入力とを有し、前記第一及び第二のコンプリメンタリ制御入力が該制御入力がある状態に設定されたときに前記2個のデータ端子が接続され、該制御入力が反対の状態に設定されたときに前記データ端子が切り離されるようにする構成セルと、(d)前記外部信号発生器に接続された駆動端子と、その不揮発性構成状態を測定するために前記揮発性メモリセルを使用可能にする第二のキャパシタンス手段に接続された測定端子とを備えた不揮発性構成状態を記憶するための第一の強誘電体キャパシタンス手段と、前記測定端子の電圧をアースに拘束するために前記外部信号発生器を使用可能にし、前記第一の強誘電体キャパシタンス測定端子及び前記外部信号発生器に接続された測定クリアスイッチング手段とをそれぞれが含む第一及び第二のほぼ等しいキャパシタンス分割器と、(e)前記第一及び第二のキャパシタンス分割器に記憶された不揮発性構成状態を前記揮発性メモリセルに転送するために前記接続された外部信号発生器を使用可能にする第一及び第二のほぼ等しいロードスイッチング手段で、各ロードスイッチング手段が対応するキャパシタンス分割器内の前記測定端子を前記揮発性メモリセルのコンプリメンタリ内部ノードの一つに接続するロードスイッチング手段とを備え、前記揮発性メモリセルの各内部ノードが前記構成セルのコンプリメンタリ制御入力の一つにそれぞれ接続されたことを特徴とする強誘電体プログラミングセル。
IPC (3件)：
G11C 11/22
, H03K 19/173 101
, H03K 19/177
