特許

J-GLOBAL ID：200903072057545271

半導体素子収納用パッケージおよび半導体装置

発明者： 水島 弘 ,  田中 信幸
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2003-146629
公開番号（公開出願番号）：特開2004-349567
出願日： 2003年05月23日
公開日（公表日）： 2004年12月09日
要約：

【課題】内部に収容するIC等の部品を増加させ、半導体装置を集積化および多機能化させるとともに、高周波伝送特性を向上させること。【解決手段】半導体素子収納用パッケージは、上下主面間を貫通する貫通穴1aが形成されているとともに、上側主面の外周部に、下端が開かれた筒状の金属製の蓋体3の下端が接合される金属製の基体1と、半導体素子2を載置するための載置部が形成された、貫通穴1aの基体1の下側主面側の開口の周囲に上面の外周部が接合された入出力端子5とを具備しており、入出力端子5は、積層された複数のセラミック層5-1からなるとともに下面と一側面との間に段差5aが形成されており、さらに、上面の載置部の周囲には電極5cが、段差5aの側面には配線導体5bがそれぞれ形成されており、電極5cと配線導体5bとが貫通導体5dを介して電気的に接続されている。【選択図】 図1

請求項（抜粋）：

上下主面間を貫通する貫通穴が形成されているとともに、上側主面の外周部に、下端が開かれた筒状の金属製の蓋体の前記下端が接合される平板状の金属製の基体と、上面の中央部に半導体素子を載置するための載置部が形成された、前記貫通穴の前記基体の下側主面側の開口の周囲に上面の外周部が接合された入出力端子とを具備しており、該入出力端子は、積層された複数のセラミック層からなるとともに下面と一側面との間に段差が形成されており、さらに、上面の前記載置部の周囲には電極が、前記段差の側面には配線導体がそれぞれ形成されており、前記電極と前記配線導体とが貫通導体を介して電気的に接続されていることを特徴とする半導体素子収納用パッケージ。

IPC (5件)：

H01L23/02 ,  G02B6/42 ,  H01L23/04 ,  H01L31/02 ,  H01S5/022

FI (7件)：

H01L23/02 F ,  H01L23/02 H ,  H01L23/02 J ,  G02B6/42 ,  H01L23/04 E ,  H01S5/022 ,  H01L31/02 B

Fターム (24件)：

2H037AA01 ,  2H037BA02 ,  2H037BA11 ,  2H037DA03 ,  2H037DA04 ,  2H037DA06 ,  5F073AB27 ,  5F073AB28 ,  5F073BA02 ,  5F073EA14 ,  5F073FA02 ,  5F073FA15 ,  5F073FA16 ,  5F073FA18 ,  5F073FA27 ,  5F073FA28 ,  5F088AA01 ,  5F088BA02 ,  5F088BB01 ,  5F088JA03 ,  5F088JA07 ,  5F088JA10 ,  5F088JA12 ,  5F088JA14