特許

J-GLOBAL ID：200903072074959420

不揮発性半導体記憶装置

発明者： 土井 雅文 ,  高橋 桂太
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平11-011690
公開番号（公開出願番号）：特開2000-215683
出願日： 1999年01月20日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 浮遊ゲート電極型MOSトランジスタをメモリセルとする不揮発性半導体記憶装置の読み出し速度を速くする。【解決手段】 メモリセルアレイ領域を複数の小メモリセルアレイ領域に分割し、ワード線として主ワード線9と各小メモリセルアレイ領域に形成した副ワード線7とを設け、副ワード線7に複数のメモリセル1の制御ゲート電極を接続し、デコーダ出力インバータ5から主ワード線9に出力された信号を副ワード線出力インバータ8により増幅して副ワード線7上に伝達し、メモリセル1の制御ゲート電極に供給するようにしている。

請求項（抜粋）：

半導体基板に形成されたウェル拡散層の表面にドレイン領域およびソース領域を有しこのドレイン領域とソース領域との間上に浮遊ゲート電極および制御ゲート電極を有する浮遊ゲート電極型MOSトランジスタ構造のメモリセルを行および列方向に複数個配列し、主ワード線およびソース線を行方向に複数配置するとともにビット線を列方向に複数配置し、同一行の前記メモリセルのソース領域を同一のソース線に接続し、同一列の前記メモリセルのドレイン領域を同一のビット線に接続したメモリセルアレイ領域を、列方向に分割して複数の小メモリセルアレイ領域とし、それぞれの前記小メモリセルアレイ領域に対して、副ワード線を行方向に複数配置するとともに、それぞれの前記主ワード線に信号増幅手段を介してそれぞれの副ワード線を接続し、かつそれぞれの前記副ワード線に同一行の前記メモリセルの制御ゲート電極を接続したことを特徴とする不揮発性半導体記憶装置。

Fターム (8件)：

5B025AA03 ,  5B025AB01 ,  5B025AC01 ,  5B025AD03 ,  5B025AD04 ,  5B025AD05 ,  5B025AE00 ,  5B025AE05