特許

J-GLOBAL ID：200903072078374400

半導体集積回路装置およびその製造方法

発明者： 大橋 直史 ,  山口 日出 ,  野口 純司 ,  大和田 伸郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平10-081415
公開番号（公開出願番号）：特開平11-145288
出願日： 1998年03月27日
公開日（公表日）： 1999年05月28日
要約：

【要約】【課題】 CMP法により形成された第1金属配線上の第2金属配線のショート不良を防止し、半導体集積回路装置の歩留まりおよび信頼性を向上する。【解決手段】 n形MISFETQnが形成された半導体基板1の上層に層間絶縁膜11a,11bが形成され、層間絶縁膜11bに形成された配線溝15に埋め込まれた配線14が銅等の金属膜の堆積とCMP法による研磨によって形成された半導体集積回路装置において、配線14および層間絶縁膜11b上に形成された層間絶縁膜16をブロッキング層16a、平坦化層16bおよび絶縁膜16cで構成する。平坦化層16bとして自己流動性を有する被膜、たとえばSOG膜を用いる。

請求項（抜粋）：

半導体基板の主面に形成された半導体素子と、前記半導体素子の上部に形成され、その一部に形成された凹部に研磨法を用いて形成された導電性部材が埋め込まれた第1絶縁膜と、前記第1絶縁膜の上面に形成され、その一部に形成された凹部に研磨法を用いて形成された導電性部材が埋め込まれた第2絶縁膜とを有する半導体集積回路装置であって、前記第2絶縁膜には、自己流動性を有する流動性絶縁膜が含まれることを特徴とする半導体集積回路装置。

IPC (3件)：

H01L 21/768 ,  H01L 21/304 321 ,  H01L 21/3205

FI (3件)：

H01L 21/90 D ,  H01L 21/304 321 S ,  H01L 21/88 K