DRAMセル装置及びその製造方法

発明者： , , ,
出願人/特許権者：
代理人 (1件)：矢野敏雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-004319
公開番号（公開出願番号）：特開平11-265991
出願日： 1999年01月11日
公開日（公表日）： 1999年09月28日
要約：

【要約】 (修正有)【課題】 1ギガビット世代に必要なパッケージング密度で製造可能なDRAMセル装置及びこのようなDRAMセル装置の製造方法を提供することである。【解決手段】 DRAMセル装置において、第1のコンデンサ電極SkはコンデンサKoの部分であり、この第1のコンデンサ電極のエッジにはコンデンサ誘電体Kdが設けられており、コンデンサに接続される上部ビットラインB2はコンデンサ誘電体が設けられた第1のコンデンサ電極をリング状に囲み、トランジスタはコンデンサの下方に配置されており、さらに第1のコンデンサ電極に接続されており、上部ビットラインB2に沿って隣接する第1のコンデンサ電極間に設けられている第1の溝は上部ビットラインに対して横断方向に隣接する第1のコンデンサ電極間に設けられている第2の溝G2よりも狭い。

請求項（抜粋）：

DRAMセル装置において、第1のコンデンサ電極(Sk)はコンデンサ(Ko)の部分であり、前記第1のコンデンサ電極(Sk)のエッジにはコンデンサ誘電体(Kd)が設けられており、前記コンデンサ(Ko)に接続される上部ビットライン(B2)は前記コンデンサ誘電体(Kd)を設けられた前記第1のコンデンサ電極(Sk)をリング状に囲み、前記上部ビットライン(B2)は第2のコンデンサ電極としても作動し、トランジスタ(T)は前記コンデンサ(Ko)の下方に配置されており、さらに前記第1のコンデンサ電極(Sk)に接続されており、前記上部ビットライン(B2)に沿って隣接する前記第1のコンデンサ電極(Sk)間に設けられている第1の溝(G1)は、前記上部ビットライン(B2)に対して横断方向に隣接する前記第1のコンデンサ電極(Sk)間に設けられている第2の溝(G2)よりも狭い、DRAMセル装置。

IPC (2件)：

H01L 27/108 , H01L 21/8242

FI (2件)：

H01L 27/10 621 B , H01L 27/10 651

前のページに戻る