特許
J-GLOBAL ID：200903072101724146
ロジックアナライザ
発明者：
出願人/特許権者：
代理人 (1件)：
小沢 信助
公報種別：公開公報
出願番号（国際出願番号）：特願平3-210748
公開番号（公開出願番号）：特開平5-196669
出願日： 1991年08月22日
公開日（公表日）： 1993年08月06日
要約：
【要約】【目的】ジッタを含むパルス幅の変化などを効率よく観測できるロジックアナライザを実現しようとするものである。【構成】差分器と、立ち上がりイベント弁別器と、下がりイベント弁別器と、立ち上がりイベント積算器と、立ち下がりイベント積算器と、立ち上がりイベントレジスタと、立ち下がりイベント積算器を設け入力データの変化の回数を検出することを特徴とするロジックアナライザ。
請求項（抜粋）：
入力信号をコンパレータに入力して、ある基準電圧で、2値化し、表示するロジックアナライザにおいて、上記2値化した信号を入力し、この信号の連続して入力された値の差を求める差分器と、前記差分器からの信号を入力し、ロジックアナライザに入力された信号が立ち上がり信号である場合を検出する立ち上がりイベント弁別器と、前記差分器からの信号を入力し、ロジックアナライザに入力された信号が立ち下がり信号である場合を検出する立ち下がりイベント弁別器と、前記立ち上がりイベント弁別器からの信号を入力し、その信号が入力されると値が加算される立ち上がりイベント積算器と、前記立ち下がりイベント弁別器からの信号を入力し、その信号が入力されると値が加算される立ち下がりイベント積算器と、前記立ち上がりイベント積算器からの出力を格納しその値を立ち上がりイベント積算器に出力する立ち上がりイベントレジスタと、前記立ち下がりイベント積算器からの出力を格納しその値を立ち下がりイベント積算器に出力する立ち下がりイベントレジスタとを設け、入力信号を繰り返して入力し、その入力データをパルス幅の分布として表示されることを特徴とするロジックアナライザ。
IPC (3件)：
G01R 29/02
, G01R 13/28
, G01R 13/34
