特許
J-GLOBAL ID：200903072103233352
高品質の酸化膜を成長させるための方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-270835
公開番号（公開出願番号）：特開平6-204496
出願日： 1993年10月28日
公開日（公表日）： 1994年07月22日
要約：
【要約】【目的】 CMOS EEPROMプロセスのPウェル活性領域におけるゲート酸化膜(220)およびおよびトンネル酸化膜(222)の両方の品質を、それらの成長に先立つウェットケミカルエッチングステップから起こるフィールドエッジの後退量を減じることによって向上する。【構成】 第1の酸化膜を成長させ、それを介して注入が行なわれ、注入された層を形成する。注入された層に重なる第1の酸化膜のすべてを除去することなくその表面を洗浄する。アニールステップが注入された層を活性化して高濃度にドープされた領域を形成し、その後残っている第1の酸化膜が除去される。第2の酸化膜を成長させ、高濃度にドープされた領域に重なる第2の酸化膜の領域が除去される。最後にトンネル酸化膜を高濃度にドープされた領域上に成長させ、第2の酸化膜を再酸化してトンネル酸化膜よりも厚いゲート酸化膜を形成する。
請求項（抜粋）：
集積回路製造プロセスにおいて、高濃度にドープされた領域上の半導体本体の表面上に高品質の酸化膜を成長させるための方法であって、第1の酸化膜を介して注入し、半導体本体に注入された層を形成するステップと、注入された層上に第1の酸化膜の少なくともある部分を残して注入された層をアニールして、高濃度にドープされた領域を形成するステップと、注入された層をアニールした後、残っている第1の酸化膜を除去して、高濃度にドープされた領域上の半導体本体の表面を露出するステップと、高濃度にドープされた領域上の半導体本体の露出した表面上に高品質の第2の酸化膜を成長させるステップとを含む、方法。
IPC (3件)：
H01L 29/788
, H01L 29/792
, H01L 21/316
