特許
J-GLOBAL ID:200903072113071750

記憶制御装置及びその制御方法

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平7-030435
公開番号(公開出願番号):特開平8-221326
出願日: 1995年02月20日
公開日(公表日): 1996年08月30日
要約:
【要約】 (修正有)【目的】中央処理装置と、記憶装置と、複数のキャッシュメモリを有する記憶制御装置から構成される情報処理システムにおいて、キャッシュメモリの割り当てを制御し、キャッシュメモリスペ-スの有効利用をはかる。【構成】記憶制御装置3は、1つ以上の単位キャッシュメモリ331からなるキャッシュメモリ33を2つ以上と、制御メモリ39と、キャッシュ制御部37とを有している。処理装置1からのリ-ド/ライト要求で、デ-タ格納用のキャッシュメモリの割り当てをおこなう割り当て手段371は、格納するデ-タに対して、クリ-ンデ-タとそのクリ-ンデ-タに対する更新がかけられたダ-ティデ-タを格納するためのキャッシュメモリを、複数のキャッシュメモリから任意に選択する。【効果】複数のキャッシュメモリの使用状態のバランスを制御でき、キャッシュメモリスペ-スの利用効率を向上させうる。
請求項(抜粋):
中央処理装置とデータを格納する記憶装置との間に介在し、前記中央処理装置と前記記憶装置とのデータ転送を制御する記憶制御装置であって、データを格納する複数のブロックを有する複数のキャッシュメモリと、前記ブロックごとに前記複数のキャッシュメモリの中から、クリ-ンデ-タ及び前記クリ-ンデ-タに対する更新データであるダ-ティデ-タを格納する第1のキャッシュメモリと、前記ダ-ティデ-タを格納する第1のキャッシュメモリ以外の第2のキャッシュメモリとを選択する選択手段を有することを特徴とする記憶制御装置。
IPC (4件):
G06F 12/08 ,  G06F 12/08 320 ,  G06F 3/06 302 ,  G06F 3/06 304
FI (5件):
G06F 12/08 W ,  G06F 12/08 B ,  G06F 12/08 320 ,  G06F 3/06 302 A ,  G06F 3/06 304 E
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る