特許

J-GLOBAL ID：200903072125794781

半導体集積回路装置及びその製造方法

発明者： 西本 敏明 ,  宿利 章二 ,  岡崎 勉 ,  戸辺 英郎 ,  小森 和宏 ,  加藤 正高 ,  久米 均
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平7-148467
公開番号（公開出願番号）：特開平8-204039
出願日： 1995年06月15日
公開日（公表日）： 1996年08月09日
要約：

【要約】【目的】 半導体集積回路装置に塔載さる不揮発性記憶素子Qの書き込み特性及び消去特性の均一化を図る。また、パンチスルー耐圧を高める。また、動作マージンを増加する。【構成】 不揮発性記憶素子Qを有する半導体集積回路装置の製造方法において、第1ゲート絶縁膜3の一部の表面上に、不純物が導入されていない珪素膜で形成され、上部の表面が耐酸化性のマスク5で被覆され、かつゲート長方向の幅が規定された第1ゲート材8を形成する工程と、熱酸化処理を施し、半導体基板1の活性領域の表面上に熱酸化絶縁膜10を形成する工程と、耐酸化性のマスク5を除去する工程と、酸化絶縁膜10、第1ゲート材8の夫々の表面上に、不純物が導入された珪素膜で形成され、かつゲート長方向の幅が規定された第2ゲート材11を形成する工程と、第2ゲート材11の表面上に第2ゲート絶縁膜13を形成する工程と、第2ゲート絶縁膜13の表面上に第3ゲート材を形成する工程とを備える。

請求項（抜粋）：

半導体基板の活性領域の表面上に第1ゲート絶縁膜を介在して電荷蓄積ゲート電極及びこの電荷蓄積ゲート電極の表面上に第2ゲート絶縁膜を介在して制御ゲート電極が形成された不揮発性記憶素子を有する半導体集積回路装置の製造方法において、下記の工程(a)乃至(f)を備えたことを特徴とする半導体集積回路装置の製造方法。(a)前記第1ゲート絶縁膜の一部の表面上に、不純物濃度が1×1019[atoms/cm3]以下に設定された珪素膜で形成され、上部の表面が耐酸化性のマスクで被覆され、かつゲート長方向の幅が規定された第1ゲート材を形成する工程、(b)熱酸化処理を施し、前記半導体基板の活性領域の表面上に熱酸化絶縁膜を形成する工程、(c)前記耐酸化性のマスクを除去する工程、(d)前記酸化絶縁膜、第1ゲート材の夫々の表面上に、不純物濃度が1×1019[atoms/cm3]以上に設定された珪素膜で形成され、かつゲート長方向の幅が規定された第2ゲート材を形成する工程、(e)前記第2ゲート材の表面上に第2ゲート絶縁膜を形成する工程、(f)前記第2ゲート絶縁膜の表面上に第3ゲート材を形成する工程。

IPC (4件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434

引用特許：

審査官引用 (2件)

• 特公平4-018711
  
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平4-331403   出願人：株式会社日立製作所