特許
J-GLOBAL ID：200903072133819998
炭化珪素半導体装置及びその製造方法
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
伊藤 洋二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-264329
公開番号（公開出願番号）：特開2001-077363
出願日： 1999年09月17日
公開日（公表日）： 2001年03月23日
要約：
【要約】【課題】 炭化珪素半導体に注入されたボロン(B)の拡散を防止する。【解決手段】 p型ベース領域3の間のJ-FET部6及び表面チャネル層5に炭素(C)等の不純物とならないイオン種をイオン注入する。これにより、J-FET部6及び表面チャネル層5に介在する炭素サイトの空孔内に不純物とならないイオン種が入り込み、炭素サイトの空孔がほぼなくなる。このため、p型ベース領域3を形成する際に、炭素サイトの空孔に起因して発生するBの拡散を防止することができる。これにより、p型ベース領域3の間に位置するJ-FET部6の幅を縮めることがなく、J-FET抵抗上昇によるオン抵抗の上昇を防止することができる。また、表面チャネル層5がp型に反転することを防止することができる。
請求項（抜粋）：
炭化珪素よりなる第1導電型の半導体基板(1)の主表面上に、この半導体基板よりも高抵抗な炭化珪素よりなる第1導電型の半導体層(2)を形成する工程と、前記半導体層の表層部の所定領域に第2導電型のベース領域(3)を形成すると共に、前記半導体層の表層部のうち前記ベース領域に隣接するJ-FET部(6)を確定する工程と、前記ベース領域の表層部の所定領域に、前記ベース領域の深さよりも浅い第1導電型のソース領域(4)を形成する工程と、前記ソース領域と前記J-FET部とに挟まれた前記ベース領域の上に、ゲート絶縁膜(7)を介してゲート電極(8)を形成する工程と、前記ベース領域及び前記ソース領域に接触するソース電極(10)を形成する工程と、前記半導体基板のドレイン領域にドレイン電極(11)を形成する工程とを備え、前記ベース領域を形成する工程は、前記ベース領域を形成する領域に、第2導電型不純物をイオン注入して不純物注入層(30、41)を形成する不純物注入層形成工程と、前記J-FET部に不活性なイオン種を注入する工程と、前記不純物注入層内の第2導電型不純物を活性化させて前記ベース領域を形成する第2導電型不純物活性化工程と、を有していることを特徴とする炭化珪素半導体装置の製造方法。
IPC (2件)：
FI (3件)：
H01L 29/78 652 J
, H01L 29/78 652 T
, H01L 29/78 658 A
