特許
J-GLOBAL ID：200903072155835610

液晶表示装置用アレイ基板及びその製造方法

発明者：
イン デュック ソン

イン デュック ソン について

, 
ギョ ウォン チン

ギョ ウォン チン について


出願人/特許権者：
エルジー フィリップス エルシーディー カンパニー リミテッド

エルジー フィリップス エルシーディー カンパニー リミテッド について


代理人 (2件)： 園田 吉隆 ,  小林 義教
公報種別：公開公報
出願番号（国際出願番号）：特願2003-376493
公開番号（公開出願番号）：特開2004-157543
出願日： 2003年11月06日
公開日（公表日）： 2004年06月03日
要約：
【課題】本発明は4マスク工程を通じて形成される液晶表示装置において、薄膜トランジスタのチャネル部に適用される回折パターンをオン・コモン方式のストレージ部に適用することによって、ストレージ部の複雑なパターンを単純化してマスク数を減少する液晶表示装置及びその製造方法を提案する。【解決手段】本発明は課題を解決するために、オン・コモン方式のストレージキャパシタが形成された液晶表示装置用アレイ基板において、データライン110,120に交差し、ゲートライン109,119が形成される層にゲートライン109,119に平行に形成されるストレージ下部電極116と、ストレージ下部電極116と画素電極115間に介在し、回折パターンを適用して形成された半導体層113を有するストレージキャパシタを含む。【選択図】図4
請求項（抜粋）：
基板上に配列された複数のゲートラインと、前記ゲートラインと交差して複数の画素領域を定義する複数のデータラインと、前記ゲートラインとデータラインの交差部に位置した薄膜トランジスタと、前記画素領域に各々配置された画素電極で構成された液晶表示装置用アレイ基板において、 前記データラインと交差し、前記ゲートラインが形成される層に前記ゲートラインに平行に形成されるストレージ下部電極と、前記ストレージ下部電極と前記画素電極の間に回折パターンを適用して形成された半導体層が介在して形成されるストレージキャパシタとが含まれることを特徴とする液晶表示装置用アレイ基板。
IPC (1件)：
G02F1/1368
FI (1件)：
G02F1/1368
Fターム (12件)：
2H092JA26 ,  2H092JA28 ,  2H092JA34 ,  2H092JA46 ,  2H092JB23 ,  2H092JB31 ,  2H092JB64 ,  2H092JB69 ,  2H092MA14 ,  2H092MA16 ,  2H092MA17 ,  2H092NA21
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM