特許

J-GLOBAL ID：200903072173339450

クロックパス生成方法および装置

発明者： 浦口 久司 ,  後藤 理穂
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平9-287463
公開番号（公開出願番号）：特開平11-119854
出願日： 1997年10月20日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】 クロックパス生成において、ターゲットマクロの分布状況を考慮し、効率的にクロック分配マクロを生成することを課題とする。【解決手段】 分割部により、LSIに配置されるN段目の複数のマクロをグループに区分し、N段目のマクロがグループ化された後に、生成部により、各グループ毎に、そのグループ内のマクロにクロック信号を供給するマクロを生成する。

請求項（抜粋）：

設計対象のLSI内に、マクロが多段接続されてなるクロックパスを生成する装置であって、前記LSIに配置される第N段目の複数のマクロをグループに区分する分割部と、前記第N段目マクロからなる前記グループを生成した後、グループ毎に、当該グループ内のマクロに対してクロック信号を供給する第N-1段目のマクロを生成する生成部と、を有することを特徴とするクロックパス生成装置装置。

IPC (3件)：

G06F 1/10 ,  G06F 17/50 ,  H01L 21/82

FI (3件)：

G06F 1/04 330 Z ,  G06F 15/60 658 K ,  H01L 21/82 C