特許

J-GLOBAL ID：200903072181242619

界面に窒素を取り込む積層型又は複合型ゲ-ト誘電体

発明者： サニル ブイ、ハッタンガディ ,  タッド ダグラス グライダー ,  ジョン ダブリュ、クーン
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-333001
公開番号（公開出願番号）：特開2000-164592
出願日： 1999年11月24日
公開日（公表日）： 2000年06月16日
要約：

【要約】【課題】 欠陥密度の低いゲート誘電体構造【解決手段】 本発明の一実施例は、第1の構造体と第2の構造体の間に形成された誘電体層を含む半導体基板の上に電子デバイスを製造する方法であって、この方法は、第1の構造体(図2a〜2dの基板202)上に酸化物含有層(図2a〜2dの層204)を成長させ、酸化物含有層上にシリコン含有層(図2bの層206)を形成し、シリコン含有層の実質的に全体を、約700°Cから800°Cの基板温度で酸素及び窒素を含む雰囲気に曝すことによって酸化させ、酸化させたシリコン含有層上に第2の構造体(図2dの層214)を形成する工程を含む。シリコン含有層の実質的に全体を酸化させる工程は、約700°Cから800°Cのウエハ温度でN2Oを含むか、又は約700°Cから800°Cのウエハ温度でNOを含む雰囲気にシリコン含有層を曝すことによって行われることが好ましい。窒素は、好ましくは、酸化物含有層と第1の構造体との間、及び/又は、酸化物含有層と酸化させたシリコン含有層との間に取り込まれる。

請求項（抜粋）：

第1の構造体と第2の構造体との間に形成された誘電体層を含む半導体基板の上に電子デバイスを製造する方法であって、前記方法は、前記第1の構造体上に酸化物含有層を成長させ、前記酸化物含有層上にシリコン含有層を形成し、前記シリコン含有層の実質的に全体を、約700°Cから800°Cの基板温度で酸素及び窒素を含む雰囲気に曝すことによって酸化させ、前記酸化させたシリコン含有層上に前記第2の構造体を形成する工程を含む方法。

IPC (2件)：

H01L 21/316 ,  H01L 29/78

FI (3件)：

H01L 21/316 S ,  H01L 21/316 M ,  H01L 29/78 301 G