特許
J-GLOBAL ID:200903072190496836
記録装置
発明者:
出願人/特許権者:
代理人 (1件):
西山 恵三 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-083977
公開番号(公開出願番号):特開2001-275085
出願日: 2000年03月24日
公開日(公表日): 2001年10月05日
要約:
【要約】【課題】 ユーザの所望のシーンを確実に記録可能とする。【解決手段】 記録装置は、第1の種類のメモリと第1の種類のメモリよりも容量の大きい第2の種類のメモリとを使用可能であり、第2の種類のメモリを使用している場合に、記録ポーズモードにおいて第2の種類のメモリのアドレスを循環的に指定して符号化された画像信号を書き込む構成とした。
請求項(抜粋):
第1の記憶容量を有し、第1のアドレス空間及び第2のアドレス空間が設定された第1の種類のメモリと、前記第1の記憶容量よりも多い第2の記憶容量を有し、前記第1、第2のアドレス空間及び第3のアドレス空間が設定された第2の種類のメモリとを使用可能な装置であって、画像信号を入力して前記第1の種類のメモリまたは第2の種類のメモリにおける第1のアドレス空間に書き込む入力手段と、前記第1のアドレス空間に書き込まれた画像信号を符号化し、前記第1の種類のメモリまたは第2の種類のメモリにおける第2のアドレス空間に書き込む符号化手段と、前記符号化手段により符号化された画像信号を記録する記録手段と、前記記録手段による前記画像信号と付加信号の記録を行う記録モードと前記記録手段による前記画像信号と付加信号の記録を停止する記録ポーズモードとを含む複数のモードの間でモードを設定するモード設定手段と、前記第2の種類のメモリを使用する場合に、前記記録ポーズモードにおいて前記第2及び第3のアドレス空間のアドレスを循環的に指定して前記符号化された画像信号を書き込むよう前記符号化手段及び前記第2の種類のメモリを制御する制御手段とを備える記録装置。
IPC (8件):
H04N 5/92
, G11B 20/10 311
, G11B 20/18 544
, G11B 20/18 570
, H04N 5/225
, H04N 5/78
, H04N 5/765
, H04N 5/907
FI (9件):
G11B 20/10 311
, G11B 20/18 544 A
, G11B 20/18 570 J
, H04N 5/225 F
, H04N 5/78 B
, H04N 5/907 B
, H04N 5/92 H
, H04N 5/782 K
, H04N 5/91 L
Fターム (51件):
5C018FA02
, 5C018FB03
, 5C022AA01
, 5C022AA11
, 5C022AC03
, 5C022AC79
, 5C052AA01
, 5C052AA17
, 5C052AB03
, 5C052AB05
, 5C052CC06
, 5C052CC12
, 5C052DD04
, 5C052GA01
, 5C052GA03
, 5C052GA04
, 5C052GA07
, 5C052GB01
, 5C052GB06
, 5C052GB07
, 5C052GE04
, 5C052GF05
, 5C053FA17
, 5C053FA21
, 5C053FA27
, 5C053GA11
, 5C053GB11
, 5C053GB15
, 5C053GB18
, 5C053GB21
, 5C053JA03
, 5C053JA21
, 5C053KA04
, 5C053KA05
, 5C053KA08
, 5C053KA18
, 5C053KA19
, 5C053KA24
, 5C053LA01
, 5D044AB05
, 5D044AB07
, 5D044BC01
, 5D044CC03
, 5D044DE15
, 5D044DE38
, 5D044DE44
, 5D044DE69
, 5D044DE83
, 5D044EF03
, 5D044EF05
, 5D044GK07
前のページに戻る