特許

J-GLOBAL ID：200903072251456328

半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置

発明者： 粉川 佳子 ,  日下部 兼治
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-164803
公開番号（公開出願番号）：特開平7-022429
出願日： 1993年07月02日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】 エピタキシャルシリコン層のデバイス形成領域の結晶欠陥を低減し得るとともに、単結晶シリコン基板の内部析出欠陥の量を制御し得る半導体基板およびその製造方法ならびにその半導体基板を用いた半導体装置を提供する。【構成】 シリコン単結晶基板3の格子間酸素濃度を旧ASTM規格で12.5〜14.0×1017(atoms/cm3 )の範囲内に設定し、そのシリコン単結晶基板3のおもて表面上にエピタキシャル層1を形成する。また、シリコン単結晶基板3の少なくともうら表面に多結晶シリコン層4を形成する。

請求項（抜粋）：

おもて表面とうら表面とを備え、旧ASTM規格で12.5〜14.0×1017(atoms/cm3 )の範囲内の格子間酸素濃度を有する単結晶シリコン基板と、前記単結晶シリコン基板のおもて表面上に形成されたエピタキシャルシリコン層と、前記単結晶シリコン層の少なくともうら表面に形成された1.0μm以上の厚みを有する多結晶シリコン層とを備えた、半導体基板。

IPC (8件)：

H01L 21/322 ,  C30B 15/00 ,  C30B 15/20 ,  C30B 29/06 ,  C30B 29/06 502 ,  H01L 21/02 ,  H01L 21/8249 ,  H01L 27/06