特許
J-GLOBAL ID:200903072295517332

相変換記憶素子及びその製造方法

発明者:
出願人/特許権者:
代理人 (2件): 志賀 正武 ,  渡邊 隆
公報種別:公開公報
出願番号(国際出願番号):特願2003-366415
公開番号(公開出願番号):特開2004-158854
出願日: 2003年10月27日
公開日(公表日): 2004年06月03日
要約:
【課題】 相変換記憶素子及びその製造方法を提供する。 【解決手段】 この記憶素子は、半導体基板上に形成され、平板部及び垂直部を有するシリンダ型の下部電極と、垂直部の一部分上に形成されて下部電極と接する相変換パターンと、を含む。相変換パターン上に上部電極が形成され、上部電極は下部電極の上部に下部電極に向かうチップを有する。シリンダ型の下部電極は半導体基板上に第1モールド膜を形成し、第1モールド膜上に導電膜をコンフォマルに形成した後に、導電膜を化学機械的研磨工程で研磨することによって形成する。下部電極を有する半導体基板上に垂直部の一部分上にコンタクトホールを有する層間絶縁膜を形成し、コンタクトホールの内壁にスペーサパターンを形成する。スペーサパターンで定義したハロ領域内に層間絶縁膜及びスペーサパターンを有する半導体基板上にハロ領域内にデントを有する相変換膜を形成する。【選択図】 図7
請求項(抜粋):
基板と、 前記基板上の下部電極と、 前記下部電極上の相変換パターンと、 前記相変換パターン上に形成され、前記下部電極に向けて伸長したチップを有する上部電極と、 を含むことを特徴とする相変換記憶セル。
IPC (2件):
H01L27/10 ,  H01L45/00
FI (2件):
H01L27/10 451 ,  H01L45/00 A
Fターム (10件):
5F083FZ10 ,  5F083GA05 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083MA06 ,  5F083MA19 ,  5F083PR06 ,  5F083PR10 ,  5F083PR40
引用特許:
出願人引用 (1件)
  • 米国特許第6,117,720号明細書

前のページに戻る