特許

J-GLOBAL ID：200903072305196572

発振回路

発明者： 服部 裕 ,  鳥井 敏雄 ,  本間 匡
出願人/特許権者： 株式会社ケンウッド
公報種別：公開公報
出願番号（国際出願番号）：特願平5-038992
公開番号（公開出願番号）：特開平6-252755
出願日： 1993年02月26日
公開日（公表日）： 1994年09月09日
要約：

【要約】【目的】 PLL 回路の分周比を設定して発振周波数を可変する PLLループのロックアップ時の周波数振動幅を低減して安定な動作を行い、且つ低周波発振出力の可変範囲を十分カバーするようにしたものである。【構成】 第1の PLL回路1と、第2の PLL回路2とを備え、上記第1及び第2の PLL回路1,2 の位相比較器1a,2a に基準信号源3より基準信号を供給し、分周器1d,2d に分周比データ制御器4より分周比データを供給して形成した第1及び第2の PLLシンセサイザに各々異なる分周比で各々異なった発振周波数を発振し、且つ同一方向に周波数可変し、この各々異なった発振出力信号をミキサ回路5で混合して LPF6を介して出力するよう構成したものである。

請求項（抜粋）：

第1及び第2のPLLシンセサイザと、この第1及び第2のPLLシンセサイザの分周器の分周比を設定する分周比データ制御器と、前記第1及び第2のPLLシンセサイザの各々の発振出力信号を混合するミキサ回路とを備え、前記分周比データ制御器によって第1及び第2のPLLシンセサイザの発振周波数を各々異なった発振周波数で、且つ同一方向に周波数可変することにより、前記ミキサ回路より可変周波数の低周波発振出力信号を得るよう構成したことを特徴とする発振回路。

IPC (2件)：

H03L 7/22 ,  H03L 7/16

引用特許：

審査官引用 (2件)

• 特開昭61-216529
  
• 特開昭58-148525