特許
J-GLOBAL ID：200903072319975213
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
古谷 栄男 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-299750
公開番号（公開出願番号）：特開平6-151418
出願日： 1992年11月10日
公開日（公表日）： 1994年05月31日
要約：
【要約】【目的】 簡易な工程によって基板表面および素子分離領域表面をほぼ平坦に形成することができる半導体装置の製造方法の提供を目的とする。【構成】 シリコン基板2の基板表面に素子分離領域4a(SiO2)を選択的に形成し(図1B)、さらに表面8Mが平坦なシリコン酸化(SiO2)膜8を形成する(図1C)。次にシリコン酸化膜8および基板表面2Mから突出した突出部H1をエッチングで除去し、素子分離領域4aを基板表面2Mに対し平坦にする(図1D)。シリコン酸化膜8の表面8Mは平坦であり、またシリコン酸化膜8と素子分離領域の突出部H1とは同質でエッチングレートが同じであるため、容易に素子分離領域4aを平坦化することができる。
請求項（抜粋）：
半導体基板の基板表面に選択的に形成される素子分離領域であって、基板表面から突出する突出部を備えた素子分離領域を形成するステップ、基板表面および突出部を覆って形成される堆積層であって、堆積層表面がほぼ平坦な堆積層を形成するステップ、堆積層および突出部をエッチングによって除去するステップ、を備えたことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/316
, H01L 21/76
, H01L 21/3205
, H01L 21/31
H01L 21/94 A
, H01L 21/88 J
, H01L 21/94 Z
