特許

J-GLOBAL ID：200903072340593258

半導体装置

発明者： 誉田 敏幸 ,  原之園 貴雄
出願人/特許権者： 富士通株式会社 ,  株式会社九州富士通エレクトロニクス
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-170540
公開番号（公開出願番号）：特開平7-030051
出願日： 1993年07月09日
公開日（公表日）： 1995年01月31日
要約：

【要約】【目的】 複数の半導体チップを有する半導体装置に関し、樹脂モールド時に半導体チップが変位しないようにする。【構成】 少なくとも第1及び第2の半導体チップ43a,43b を含んでなるパッケージ42と、バッケージ42より延出し第1及び第2の半導体チップ43a ,43bをバッケージ42の外部と導通自在とするリードフレーム48a,48b とを具備した半導体装置において、第1の半導体チップ43a と第2の半導体チップ43b との間に介在するダイステージ44と、第1の半導体チップ43a をリードフレーム48a ,48bに接続するタブリード46a ,46bと、第2の半導体チップ43b をリードフレーム48a ,48bに接続するボンディングワイヤ49a ,49bとを具備した構成。

請求項（抜粋）：

少なくとも第1及び第2の半導体チップ(43a,43b)を含んでなるパッケージ(42)と、該パッケージ(42)より延出し、該第1及び第2の半導体チップ(43a,43b)を該パッケージ(42)の外部と導通自在とするリードフレーム(48a,48b)とを具備した半導体装置において、該第1の半導体チップ(43a)と該第2の半導体チップ(43b)との間に介在するダイステージ(44)と、該第1の半導体チップ(43a)を該リードフレーム(48a,48b)に接続するボンディングワイヤ(49a,49b)と、該第2の半導体チップ(43b)を該リードフレーム(48a,48b)に接続するタブリード(46a,46b)とを具備したことを特徴とする半導体装置。

IPC (6件)：

H01L 23/50 ,  H01L 21/56 ,  H01L 21/60 311 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18