特許

J-GLOBAL ID：200903072364050107

レーダ装置のクラッタ抑制回路

発明者： 川口 優 ,  井関 修一
出願人/特許権者： 日本無線株式会社
代理人 (1件)： 高橋 友二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-275232
公開番号（公開出願番号）：特開平10-104339
出願日： 1996年09月27日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】 従来のCell-Averaging回路を用いたレーダ装置のクラッタ抑制回路では、例えば陸地映像等、距離方向に長く連続した物標は、その映像が微分効果によりエッジ部分しか表示されず、不正確になる。【解決手段】 予め定めたSTC 固定波形(VS )を、受信ビデオ信号(VIN)をCell-Averaging Log-FTC処理して出力される波形(VC )に平均レベルを整合させ、さらに上記信号(VIN)と上記波形(VC )との差の絶対値の平均(ΔV)を加算して、使用するSTC 波形(VR )を生成する。

請求項（抜粋）：

STC(Sensitivity Time Control) 波形を用いて受信ビデオ信号の利得制御を行うレーダ装置のクラッタ抑制回路において、予め定めたSTC 固定波形(VS )を、受信ビデオ信号(VIN)をCell-Averaging Log-FTC 処理して出力される波形(VC )にその平均レベルを整合させる手段を備えたことを特徴とするレーダ装置のクラッタ抑制回路。

IPC (2件)：

G01S 7/34 ,  G01S 7/32

FI (2件)：

G01S 7/34 A ,  G01S 7/32 F