特許
J-GLOBAL ID:200903072365264640

電子装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男
公報種別:公開公報
出願番号(国際出願番号):特願平10-095684
公開番号(公開出願番号):特開平11-298141
出願日: 1998年04月08日
公開日(公表日): 1999年10月29日
要約:
【要約】【課題】多層配線基板の配線密度を向上するため、ビアホールによる配線導体の段差を平坦化する。【解決手段】基板上に形成した絶縁層にビアホールを形成した後、全面に給電層となる導電膜を形成する。この上に配線パターンのネガ形状にレジストを形成し、電気銅めっき法を用いてビアホール内のくぼみがほぼ平坦になるまでパターンめっきを行う。次に電解エッチングによってめっき膜を所定膜厚以下までエッチングした後、所定膜厚までめっきを行う。最後にレジストと給電膜を除去する。以上のプロセスを繰り返すことにより、多層で微細な配線を持つ回路を形成する。
請求項(抜粋):
絶縁層にビアホールや配線となる穴または溝を加工し、ビアおよび配線となる金属を成膜するようになした多層配線基板の製造方法において、第一回目の金属の成膜を行った後、その一部をエッチングし、続いて第二回目の金属の成膜を行うことによりビアホールによる段差を平坦化することを特徴とする多層配線基板の製造方法。
IPC (3件):
H05K 3/46 ,  H05K 3/22 ,  H05K 3/24
FI (4件):
H05K 3/46 N ,  H05K 3/46 E ,  H05K 3/22 B ,  H05K 3/24 A

前のページに戻る