特許

J-GLOBAL ID：200903072368404221

半導体記憶装置

発明者： 小口 聡 ,  柳沢 一正
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平4-106117
公開番号（公開出願番号）：特開平5-282898
出願日： 1992年03月30日
公開日（公表日）： 1993年10月29日
要約：

【要約】【目的】 簡単な構成により、ワード線と電源間の絶縁不良等による軽微な短絡も精度よく検出できるテスト機能を備えた半導体記憶装置を提供する。【構成】 メモリアレイにおける複数からなるワード線にそれぞれゲートが接続された複数からなるMOSFETと、これら複数からなるMOSFETのソースとドレインとの間に流れる電流の有無を検出するテスト用端子とを含むテスト回路を設ける。【効果】 テスト端子での電流測定により、ワード線が電源と短絡してMOSFETのしきい値電圧以上の中間電位であれば、それに対応してMOSFETに電流が流れるから短絡の有無を正確に検出することができる。

請求項（抜粋）：

複数からなるワード線と複数からなるデータ線との交点にそれぞれメモリセルが接続されてなるメモリアレイと、上記メモリアレイにおける複数からなるワード線にそれぞれゲートが接続された複数からなるMOSFETと、これら複数からなるMOSFETのソースとドレインとの間に流れる電流の有無を検出するテスト用端子とを含むテスト回路とを備えてなることを特徴とする半導体記憶装置。

IPC (5件)：

G11C 29/00 303 ,  G01R 31/318 ,  G01R 31/28 ,  G11C 11/413 ,  H01L 21/66

FI (3件)：

G01R 31/28 B ,  G01R 31/28 V ,  G11C 11/34 341 D