特許

J-GLOBAL ID：200903072378381386

半導体装置とその製造方法

発明者： 小川 久 ,  今井 伸一
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-248843
公開番号（公開出願番号）：特開平5-090537
出願日： 1991年09月27日
公開日（公表日）： 1993年04月09日
要約：

【要約】 (修正有)【目的】 微細化したMOSトランジスタより構成される半導体集積回路において、MOSトランジスタの活性領域へのコンタクト面積を確保する。【構成】 p型半導体基板1上にゲート酸化膜3、ゲート電極4、を形成後、第1の絶縁膜7、第2の絶縁膜8、第3の絶縁膜9を堆積する。次に第1のレジストパターン10をマスクとして、第3の絶縁膜9を選択的に除去する。マスク10を除去後、トランジスタの活性領が露出するまで残存する第3の絶縁膜9、第2の絶縁膜8、第1の絶縁膜7をエッチングバックして、ゲート電極の側壁に異なる膜厚の側壁保護膜を形成する。

請求項（抜粋）：

MOSトランジスタより構成される半導体集積回路に於て、ゲート電極側壁に異なる膜厚の側壁保護膜を形成したMOSトランジスタを備えたことを特徴とする半導体装置。

IPC (5件)：

H01L 27/108 ,  H01L 21/28 ,  H01L 27/088 ,  H01L 21/336 ,  H01L 29/784

FI (3件)：

H01L 27/10 325 S ,  H01L 27/08 102 C ,  H01L 29/78 301 Y