特許

J-GLOBAL ID：200903072394844566

半導体装置

発明者： 小川 淳二 ,  瀧田 雅人
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-241045
公開番号（公開出願番号）：特開平5-082703
出願日： 1991年09月20日
公開日（公表日）： 1993年04月02日
要約：

【要約】【目的】LOC構造を有する半導体装置に関し、信号が出力されるのみ又は信号が入出力されるボンディングパッドから外部リードに至る信号経路の寄生インピーダンスを小さくし、複数の出力バッファが同時にスイッチングした場合に発生するノイズの低減化と、読出しの高速化とを図ると共に、信号経路を短縮し、この面からも高速化を図る。【構成】ボンディングパッド中、信号が出力されるのみ又は信号が入出力されるボンディングパッド25は、素子形成面23の周辺部に形成すると共に、信号が出力されるのみ又は信号が入出力されるインナーリード27は、信号が出力されるのみ又は信号が入出力されるボンディングパッド25に対応させて、その先端部を素子形成面23の周辺部の上方に位置させる。

請求項（抜粋）：

半導体チップの素子形成面の上方にリードフレームのインナーリードの先端部が位置するように、前記半導体チップと前記リードフレームとを固定し、前記半導体チップのボンディングパッドと前記インナーリードの先端部とをワイヤボンディングした上で、樹脂封止して構成される半導体装置において、前記ボンディングパッド中、信号が入力されるのみのボンディングパッドは、前記素子形成面の辺方向に沿った中央部に形成され、信号が出力されるのみ又は信号が入出力されるボンディングパッドは、前記素子形成面の周辺部に形成され、前記インナーリード中、信号が入力されるのみのインナーリードは、その先端部を、前記信号が入力されるのみのボンディングパッドに対応させて前記素子形成面の辺方向に沿った中央部の上方に位置させ、信号が出力されるのみ又は信号が入出力されるインナーリードは、その先端部を、前記信号が出力されるのみ又は信号が入出力されるボンディングパッドに対応させて前記素子形成面の周辺部の上方に位置させていることを特徴とする半導体装置。