特許
J-GLOBAL ID：200903072397237415
演算処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
境 廣巳
公報種別：公開公報
出願番号（国際出願番号）：特願平8-027264
公開番号（公開出願番号）：特開平9-198231
出願日： 1996年01月22日
公開日（公表日）： 1997年07月31日
要約：
【要約】【課題】 同一の演算処理を並行して行う複数個の演算器を備えた演算処理装置に於いて、マスク処理を高速に行えるようにする。【解決手段】 マスク用レジスタ102の各ビットF0〜F3には、演算結果格納用レジスタ105のフィールド105-0〜105-3をマスクするか否かを示すマスク情報が格納されており、マスク用レジスタ102は、各ビットF0〜F3に格納されているマスク情報に従った書き込みイネーブル信号を各フィールド105-0〜105-3に対して出力する。従って、マスク用レジスタ102にマスク情報を書き込んでおくだけで、演算器101-0〜101-3の演算結果をフィールド105-0〜105-3に書き込むか否かを制御するといったマスク処理を行うことができる。
請求項（抜粋）：
同一の演算処理を並行して行う複数個の演算器を備えた演算処理装置に於いて、書込イネーブル信号によって書き込み制御が可能な、前記各演算器毎の演算結果格納用レジスタと、該各演算結果格納用レジスタ毎のマスク情報を保持し、保持している各マスク情報に従って、前記各演算結果格納用レジスタに対して対応する演算器の演算結果を書き込むか否かを制御する書込イネーブル信号を出力するマスク用レジスタとを備えたことを特徴とする演算処理装置。
IPC (3件)：
G06F 7/00
, G06F 9/305
, G06F 15/16 390
G06F 7/00 H
, G06F 15/16 390 Z
, G06F 9/30 340 A
