特許

J-GLOBAL ID：200903072439650300

半導体集積回路装置

発明者： 迫村 茂俊
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願平4-301116
公開番号（公開出願番号）：特開平6-151716
出願日： 1992年11月11日
公開日（公表日）： 1994年05月31日
要約：

【要約】【目的】 静電気破壊防止回路Cpを備えた半導体集積回路装置において、前記静電破壊防止回路Cpの保護抵抗素子Rと第1半導体領域との間の絶縁膜の静電耐圧を高め、この絶縁膜の絶縁破壊を防止する。【構成】 一端側が外部端子BPに電気的に接続され、他端側が入力初段回路Cin又は出力最終段回路に電気的に接続され、かつ第1半導体領域(例えばp型半導体基板1)の主面上に絶縁膜(例えば素子分離絶縁膜5及び層間絶縁膜10)を介在して配置される保護抵抗素子Rを有する静電気破壊防止回路Cpを備えた半導体集積回路装置において、前記保護抵抗素子R下の第1半導体領域の主面部にこの第1半導体領域に対して反対導型の第2半導体領域(例えばn型ウエル領域4)を設ける。前記第2半導体領域は、前記保護抵抗素子Rに電気的に接続される。

請求項（抜粋）：

一端側が外部端子に電気的に接続され、他端側が入力初段回路又は出力最終段回路に電気的に接続され、かつ第1半導体領域の主面上に絶縁膜を介在して配置される保護抵抗素子を有する静電気破壊防止回路を備えた半導体集積回路装置において、前記保護抵抗素子下の第1半導体領域の主面部にこの第1半導体領域に対して反対導電型の第2半導体領域を設けたことを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 27/04 ,  H01L 29/784