特許

J-GLOBAL ID：200903072466360313

半導体素子の実装方法

発明者： 熊野 豊 ,  小野 正浩 ,  戸村 善広 ,  板垣 峰広
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2001-268672
公開番号（公開出願番号）：特開2003-077954
出願日： 2001年09月05日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 半導体素子と回路基板との接続部における歪の原因となるエアー溜りを排除して安定した半導体素子の実装を可能とする。【解決手段】 半導体素子31をフェースダウンで回路基板11に実装する方法である。この実装方法は、回路基板31を、接着シート21を介して板状体11により平坦化する工程と、回路基板31の配線部32に、半導体素子31を接続する工程と、半導体素子31が接続された回路基板31を板状体11から脱離する工程とを含む。接着シート21は、回路基板31と接着シート21との間、および、接着シート21と板状体11との間に空気の通路13が形成されている。

請求項（抜粋）：

半導体素子をフェースダウンで回路基板に実装する方法であって、回路基板を、接着シートを介して板状体に接着して平坦化する工程と、前記回路基板の配線部に半導体素子を接続する工程と、前記半導体素子が接続された回路基板を前記板状体から脱離する工程とを含み、かつ、前記接着シートは、前記回路基板と当該接着シートとの間、および、当該接着シートと前記板状体との間に空気の通路が形成されていることを特徴とする半導体素子の実装方法。

IPC (2件)：

H01L 21/60 311 ,  H01L 23/12

FI (2件)：

H01L 21/60 311 S ,  H01L 23/12 Z

Fターム (4件)：

5F044KK02 ,  5F044KK03 ,  5F044LL07 ,  5F044QQ01