特許

J-GLOBAL ID：200903072480010058

半導体装置及びその製造方法

発明者： 山口 忠久
出願人/特許権者： ソニー株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平8-082903
公開番号（公開出願番号）：特開平9-275189
出願日： 1996年04月04日
公開日（公表日）： 1997年10月21日
要約：

【要約】【課題】 本発明は、単位面積当りの容量をできるだけ大きくして容量素子の面積を小さくする2段構造を採用すると共に、1層のポリシリコン層しか使用しない半導体装置のプロセスに容易に適合することができる半導体装置及びその製造方法を提供することを目的とする。【解決手段】 シリコン基板10表面のn型不純物領域12上に、第1の誘電体膜16、ポリシリコン層18b、第2の誘電体膜20、金属層22aが順に積層されていると共に、n型不純物領域12と金属層22aとがポリシリコン層18aを介して互いに接続している構造となっている。即ち、第1のキャパシタ電極を構成する金属層22a及びn型不純物領域12が、第2の誘電体膜20及び第1の誘電体膜16を介して、第2のキャパシタ電極を構成するポリシリコン層18bを上下にサンドウィッチ状に挟む2段構造となっている。

請求項（抜粋）：

半導体基板と、前記半導体基板上に形成された第1の誘電体膜と、前記第1の誘電体膜上に形成された導電性のポリシリコン層と、前記ポリシリコン層上に形成された第2の誘電体膜と、前記第2の誘電体膜上に形成されると共に、前記半導体基板表面にオーミックに接続された金属層と、を有し、前記半導体基板及び前記金属層を第1の電極とし、前記第2の誘電体膜及び前記第1の誘電体膜を介して、上下をそれぞれ前記金属層及び前記半導体基板によって挟まれている前記ポリシリコン層を第2の電極とすることを特徴とする半導体装置。

IPC (4件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/06

FI (2件)：

H01L 27/04 C ,  H01L 27/06 102 A