特許

J-GLOBAL ID：200903072488662550

スキャンパス回路及びスキャンパス回路設計装置

発明者： 中村 芳行
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平6-240464
公開番号（公開出願番号）：特開平8-105941
出願日： 1994年10月05日
公開日（公表日）： 1996年04月23日
要約：

【要約】【目的】 多相クロックやゲーテッドクロックを用いた回路に対してもパーシャルスキャン方式を適用可能とし、処理速度の向上及び面積の削減を図る。【構成】 フリップフロップ1,5,6とスキャンフリップフロップ22〜24とによって回路が構成されている。スキャンフリップフロップ22〜24は回路を構成するフリップフロップのうち自回路のクロック信号と異なるクロック信号が出力先の中の少なくとも一つで用いられているものをスキャンフリップフロップに置き換えたものである。スキャンフリップフロップ22〜24にはスキャンイン及びスキャンアウトによりスキャンテスト用配線が施されている。クロック制御回路11〜13はスキャンサンプル信号によって所定値が設定されると、フリップフロップ1,5,6及びスキャンフリップフロップ22〜24各々へのクロック信号を所定値に固定する。

請求項（抜粋）：

複数のフリップフロップと前記複数のフリップフロップに供給する複数のクロック信号とを含む論理回路のスキャンパス回路であって、前記複数のフリップフロップのうち自回路のクロック信号と異なるクロック信号が出力先のフリップフロップのうちの少なくとも一つで用いられているフリップフロップの位置に配置されかつ互いに縦続接続される複数のスキャンフリップフロップを有することを特徴とするスキャンパス回路。

IPC (2件)：

G01R 31/28 ,  G06F 11/22 360

FI (2件)：

G01R 31/28 G ,  G01R 31/28 V