特許
J-GLOBAL ID：200903072512071020
半導体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2001-229072
公開番号（公開出願番号）：特開2003-045185
出願日： 2001年07月30日
公開日（公表日）： 2003年02月14日
要約：
【要約】【課題】 不揮発性メモリを用いずに、電源遮断後も遮断前の状態をある期間保持でき、リーク電流を削減し消費電力を低減した半導体記憶装置を提供する。【解決手段】 電源遮断前に、第1の制御入力端子7の制御電圧によりスイッチ5をオン、スイッチ6をオフにする。次に、第2の制御入力端子13の制御電圧によりスイッチ9、10をオンにして第1のキャパシタ8が帰還ループの状態を記憶すると同時に、第2のキャパシタ12が充電される。電源遮断後に、キャパシタ8、12の放電前に電源を再投入すると、第1のキャパシタ8によって帰還ループの状態が電源遮断前の状態になる。この時、第2のキャパシタ12によってスイッチ11がオフになり、データ入力端子3からの入力データが遮断される。次に、第2の制御入力端子13によりスイッチ9、10をオフ、スイッチ11をオンにする。
請求項（抜粋）：
2つのインバータで構成される帰還ループと、データ入力端子と、データ出力端子と、前記データ入力端子からの入力データを前記帰還ループに取り込むための第1のスイッチと、前記第1のスイッチの制御端子に接続された第1の制御入力端子と、電源遮断時に前記帰還ループの状態を記憶する第1のキャパシタと、前記帰還ループを構成する2つのインバータの入力端子または出力端子と前記第1のキャパシタとの接続を導通または遮断状態にする第2のスイッチと、前記データ入力端子からの入力データを導通または遮断する第3のスイッチと、前記第2および第3のスイッチの制御端子に接続され、電源遮断前に、前記帰還ループの状態を保持するため、前記第2のスイッチを導通状態にし、前記第3のスイッチを遮断状態にする制御電圧が印加される第2の制御入力端子と、一方の端子が接地され、他方の端子が前記第2の制御入力端子に接続され、電源遮断前に充電された電圧レベルにより、電源遮断後に、前記第2のスイッチの導通状態および前記第3のスイッチの遮断状態を保持し、電源再投入時に、前記データ入力端子からの入力データを遮断して、電源遮断前の前記帰還ループの状態を安定に復帰させるための第2のキャパシタとを備えたことを特徴とする半導体記憶装置。
IPC (2件)：
FI (2件)：
H03K 17/00 D
, G11C 11/40 Z
5B015HH00
, 5B015JJ00
, 5B015JJ05
, 5B015KA13
, 5B015QQ11
, 5J055AX12
, 5J055AX55
, 5J055AX56
, 5J055BX17
, 5J055CX27
, 5J055EY10
, 5J055FX07
, 5J055FX18
, 5J055FX31
, 5J055GX01
, 5J055GX02
