薄膜トランジスタの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：鈴木喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-043594
公開番号（公開出願番号）：特開平9-237899
出願日： 1996年02月29日
公開日（公表日）： 1997年09月09日
要約：

【要約】【課題】サイドウォールを利用したTFTの製造方法において、ゲート電極や走査線の表面段差が大きくならないようにゲート電極を薄くしても、オフセット長や低濃度ソース・ドレイン領域長を延ばすことのできるTFTの製造方法を提供すること。【解決手段】 N型のTFTの製造方法では、レジスト層から構成されたサイドウォール15、およびまだ厚い状態のゲート電極13Nをマスクとして不純物の導入を行う。この間、P型のTFTの形成領域では、半導体膜11Pを導電体膜130Pで覆っておく。第1の半導体膜11Nに不純物の導入を終えた後、ゲート電極13Nを薄くするが、このとき、導電体膜130Pも薄くする。従って、TFTのオフセット長を延ばすために、第1のゲート電極13Nを厚く形成してチャネル方向に長いサイドウォール15を形成しても、このゲート電極は、不純物の導入を行った後に薄くするので、表面に形成される段差が小さい。

請求項（抜粋）：

絶縁基板上に半導体膜を形成した以降、前記半導体膜の表面にゲート絶縁膜を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜の表面側にゲート電極を形成するゲート電極形成工程と、前記ゲート電極の表面側にレジスト層を形成するレジスト層形成工程と、前記ゲート電極の表面が露出し、かつ、該ゲート電極の側面に前記レジスト層がサイドウォールとして残るように前記レジスト層に異方性エッチングを施すサイドウォール形成工程と、前記サイドウォールおよび前記ゲート電極をマスクとして前記半導体膜に高濃度の不純物を導入し、高濃度ソース・ドレイン領域を形成する高濃度不純物導入工程と、前記ゲート電極にエッチングを施して前記ゲート電極を薄くするゲート電極厚調整工程とを行うことを特徴とする薄膜トランジスタの製造方法。

IPC (4件)：

H01L 29/786 , H01L 21/336 , G02F 1/136 500 , H01L 21/265

FI (4件)：

H01L 29/78 616 A , G02F 1/136 500 , H01L 21/265 F , H01L 29/78 616 M

前のページに戻る