特許

J-GLOBAL ID：200903072524720899

半導体装置

発明者： 前野 秀史
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 吉田 茂明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-181394
公開番号（公開出願番号）：特開2001-014899
出願日： 1999年06月28日
公開日（公表日）： 2001年01月19日
要約：

【要約】【課題】 記憶回路、記憶回路に対する不良救済用のスイッチ、被テスト論理回路を備えた半導体装置において、被テスト論理回路を容易にテストすることが可能な半導体装置を得る。【解決手段】 スイッチ200は、スイッチ制御信号SETが例えば”1”のとき、RAM100からのbビットのパラレルの1ビットデータのうち、予め定められた1ビットデータを、bビットより少ないcビットだけ選択してパラレルにロジック回路300に出力する。

請求項（抜粋）：

複数の1ビットデータをパラレルに出力する記憶回路と、前記記憶回路からの複数の1ビットデータ、当該複数の1ビットデータとは別の複数の1ビットデータからなるシリアルデータを受けて保持するスキャンパス回路を有するデータ保持回路を含み、スイッチ制御信号を受け、前記スイッチ制御信号が所定条件を満たせば、前記記憶回路からの複数の1ビットデータおよびパラレルデータを構成する1ビットデータのうち、予め定められた前記1ビットデータを、そうでなければ前記データ保持回路が保持するデータに対応する前記1ビットデータを、前記記憶回路が出力する前記複数の1ビットデータのビット数より少ないビット数だけ選択してパラレルに出力するスイッチと、前記スイッチが出力する前記1ビットデータを受ける被テスト論理回路と、を備えた半導体装置。

IPC (2件)：

G11C 29/00 675 ,  G01R 31/28

FI (2件)：

G11C 29/00 675 L ,  G01R 31/28 G

Fターム (13件)：

2G032AA01 ,  2G032AA04 ,  2G032AA07 ,  2G032AC10 ,  2G032AJ03 ,  2G032AK16 ,  5L106AA01 ,  5L106AA02 ,  5L106CC31 ,  5L106DD08 ,  5L106EE00 ,  5L106FF01 ,  5L106GG05