特許

J-GLOBAL ID：200903072525796945

液晶表示装置

発明者： 山本 武志 ,  村山 昭夫 ,  春原 一之 ,  川田 靖 ,  久武 雄三 ,  山口 剛史 ,  二ノ宮 希佐子 ,  藤山 奈津子
出願人/特許権者： 株式会社東芝
代理人 (7件)： 鈴江 武彦 ,  村松 貞男 ,  坪井 淳 ,  橋本 良郎 ,  河野 哲 ,  中村 誠 ,  河井 将次
公報種別：公開公報
出願番号（国際出願番号）：特願2002-194930
公開番号（公開出願番号）：特開2004-037852
出願日： 2002年07月03日
公開日（公表日）： 2004年02月05日
要約：

【課題】MVAモードを採用した場合でもアレイ基板および対向基板間の位置合わせにおいて高い精度を必要とせずに各画素の閾値電圧を変更可能にする。【解決手段】少なくとも1つの画素電極8を含むアレイ基板2と、画素電極8に対向する共通電極16を含む対向基板3と、アレイ基板2および対向基板3間に挟持され、電極8,16間の画素領域において各基板2,3に対して略垂直に配向される液晶分子を含み、液晶分子配列が電極8,16間の電圧により制御される液晶層4とを備える。特に、アレイ基板2は電圧の印加に伴って各基板に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素領域に生成することにより液晶分子のチルト方向を制御して画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するスリットSLを含み、液晶層4の厚さが画素電極8の周縁側で中央側よりも薄く設定される。【選択図】 図5

請求項（抜粋）：

少なくとも1つの画素電極を含むアレイ基板と、前記画素電極に対向する共通電極を含む対向基板と、前記アレイ基板および対向基板間に挟持され、前記画素電極および共通電極間の画素領域において各基板に対して略垂直に配向される液晶分子を含み、液晶分子配列が前記画素電極および前記共通電極間の電圧により制御される液晶層とを備え、前記アレイ基板はさらに前記電圧の印加に伴って各基板に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを前記画素領域に生成することにより液晶分子のチルト方向を制御して前記画素領域を液晶分子のチルト方向の異なる複数のドメインに分割するチルト制御部を含み、前記液晶層の厚さが前記画素電極の周縁側において中央側よりも薄く設定されることを特徴とする液晶表示装置。

IPC (6件)：

G02F1/1337 ,  G02F1/1333 ,  G02F1/1343 ,  G02F1/1368 ,  G09F9/30 ,  G09F9/35

FI (6件)：

G02F1/1337 ,  G02F1/1333 ,  G02F1/1343 ,  G02F1/1368 ,  G09F9/30 338 ,  G09F9/35

Fターム (31件)：

2H089HA07 ,  2H089PA04 ,  2H089QA12 ,  2H089QA16 ,  2H089TA02 ,  2H089TA04 ,  2H090HA03 ,  2H090HC05 ,  2H090JA05 ,  2H090KA04 ,  2H090LA01 ,  2H090MA01 ,  2H090MB13 ,  2H092GA13 ,  2H092JA24 ,  2H092JB05 ,  2H092JB61 ,  2H092KB23 ,  2H092KB26 ,  2H092NA03 ,  2H092NA27 ,  2H092PA02 ,  2H092QA06 ,  5C094AA23 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094DA20 ,  5C094EA04 ,  5C094EA07