特許

J-GLOBAL ID：200903072531438619

半導体装置とその製造方法

発明者： 蛭田 陽一 ,  伊藤 健志
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-327299
公開番号（公開出願番号）：特開平7-183425
出願日： 1993年12月24日
公開日（公表日）： 1995年07月21日
要約：

【要約】【構成】 半導体チップ1の素子形成面上に導体柱7を形成し、半導体チップ1の素子形成面上の入出力端子2と導体柱7とを第1の配線層(図示せず)で接続する。素子形成面の裏面に放熱体9を形成し、最後に半導体チップ1の周囲をパッケージ10で封止し、半導体装置を構成する。【効果】 本発明により、高密度実装を可能にし,基板への実装を、半導体チップに悪影響を与えることなく簡単にでき,熱放散性が良好で,従来のパッケージと比べ、低コストの半導体装置を提供できる。

請求項（抜粋）：

半導体チップの主面上に形成された入出力端子と、前記入出力端子及び前記半導体チップの主面上に形成された絶縁層と、一端が前記絶縁層上に延在し、かつ他端が前記入出力端子に電気的に接続された配線パターンと、前記配線パターン上に形成された導体柱と、少なくとも前記導体柱の上端を露出させるようにして前記半導体チップ、前記入出力端子、前記導体柱、前記配線パターン、前記絶縁層を封止するパッケージとを具備することを特徴とする半導体装置。

IPC (4件)：

H01L 23/12 ,  H01L 21/60 311 ,  H01L 21/321 ,  H01L 23/34

FI (3件)：

H01L 23/12 J ,  H01L 21/92 B ,  H01L 23/12 Q