特許

J-GLOBAL ID：200903072555824080

アッシング方法

発明者： 西田 貴信
出願人/特許権者： シャープ株式会社
代理人 (1件)： 野河 信太郎
公報種別：公開公報
出願番号（国際出願番号）：特願2000-348477
公開番号（公開出願番号）：特開2002-151479
出願日： 2000年11月15日
公開日（公表日）： 2002年05月24日
要約：

【要約】【課題】 製造コストの増大を招くことなく、低誘電率膜の誘電率の上昇を効率的に抑制することができるアッシング方法を提供することを目的とする。【解決手段】 絶縁膜を介して形成されたレジストマスクを有する基板をアッシング装置のチャンバ内に保持し、RF電力を印加してチャンバー内に導入した酸素原子を含有するガスを活性化させるとともに、前記基板側にRF電力を印加して前記レジストマスクのアッシングを行うアッシング方法。

請求項（抜粋）：

絶縁膜を介して形成されたレジストマスクを有する基板をアッシング装置のチャンバ内に保持し、RF電力を印加してチャンバー内に導入した酸素原子を含有するガスを活性化させるとともに、前記基板側にRF電力を印加して前記レジストマスクのアッシングを行うことを特徴とするアッシング方法。

IPC (3件)：

H01L 21/3065 ,  G03F 7/42 ,  H01L 21/027

FI (3件)：

G03F 7/42 ,  H01L 21/302 H ,  H01L 21/30 572 A

Fターム (18件)：

2H096AA25 ,  2H096CA05 ,  2H096LA07 ,  2H096LA08 ,  5F004AA06 ,  5F004BA04 ,  5F004BA14 ,  5F004BA18 ,  5F004BA20 ,  5F004BB25 ,  5F004BB26 ,  5F004DA01 ,  5F004DA25 ,  5F004DA26 ,  5F004DA27 ,  5F004DB26 ,  5F004EB03 ,  5F046MA12

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平10-334382   出願人：日本電気株式会社