特許

J-GLOBAL ID：200903072599407002

半導体集積回路の保護回路

発明者： 滝澤 亨 ,  今井 俊雄
出願人/特許権者： シチズン時計株式会社
代理人 (1件)： 大澤 敬
公報種別：公開公報
出願番号（国際出願番号）：特願2000-316344
公開番号（公開出願番号）：特開2001-189428
出願日： 2000年10月17日
公開日（公表日）： 2001年07月10日
要約：

【要約】【課題】 半導体集積回路の保護回路において、プログラム電圧端子にプログラム電圧を印加したときは正常に書き込みを行い、かつ正負いずれの静電気が入っても内部回路を確実に保護できようにする。【解決手段】 プログラム電圧端子4にプログラム電圧が印加されるまでは、静電気が入ったときの電流を、ヒューズ素子22と抵抗26の直列回路からなる第1の回路部31によってバイパスし、プログラム電圧が印加されるときにはヒューズ素子22が溶断するように構成する。そのヒューズ素子22を溶断するための電流を、N型MOSトランジスタ28が第2の回路部33からのゲート電圧によってセカンドブレークダウンの状態になったときに流す。

請求項（抜粋）：

半導体集積回路のGND端子に接続したGNDラインと、メモリに書き込みするためのプログラム電圧を供給するプログラム電圧端子に接続したプログラム電圧ラインとの間に接続された保護回路であって、前記プログラム電圧端子にプログラム電圧が印加されるまでは静電気による電流をバイパスし、プログラム電圧が印加されるときに前記GNDラインとプログラム電圧ラインとの間の接続を断つように構成された第1の回路部と、該第1の回路部に前記GNDラインとプログラム電圧ラインとの間の接続を断つための電流を流す半導体素子と、該半導体素子が前記第1の回路部に前記GNDラインとプログラム電圧ラインとの間の接続を断つための電流を流すように、該半導体素子に電圧を印加する第2の回路部とを設けたことを特徴とする半導体集積回路の保護回路。

IPC (5件)：

H01L 27/04 ,  H01L 21/822 ,  G11C 17/00 ,  G11C 17/18 ,  H01L 21/82

FI (4件)：

G11C 17/00 E ,  H01L 27/04 H ,  G11C 17/00 306 Z ,  H01L 21/82 F