特許

J-GLOBAL ID：200903072606966080

半導体集積回路装置

発明者： 久保内 修一
出願人/特許権者： 株式会社日立製作所 ,  日本電気株式会社
代理人 (1件)： 筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願2001-263537
公開番号（公開出願番号）：特開2003-078010
出願日： 2001年08月31日
公開日（公表日）： 2003年03月14日
要約：

【要約】【課題】 半導体集積回路装置のヒューズ形成領域上の配線のレイアウトの自由度を向上させ、ヒューズや配線の占有面積を縮小する。【解決手段】 信号配線Sと同層もしくはこれより上層の配線でヒューズFを形成し、ヒューズFを囲むよう形成され、導電性膜の積層膜からなる壁であるガードリングGに開口部OAを設け、前記信号配線Sを通す。その結果、信号配線Sのレイアウトの自由度が増す。また、ヒューズFや信号配線Sの占有面積を縮小することができる。

請求項（抜粋）：

(a)複数の、第1方向に延在する第1の導電性膜からなるヒューズと、(b)第2の導電性膜からなる配線と、を有する半導体集積回路装置であって、前記配線は、前記ヒューズの間に、前記第1方向に延在することを特徴とする半導体集積回路装置。

IPC (2件)：

H01L 21/82 ,  H01L 27/10 491

FI (3件)：

H01L 27/10 491 ,  H01L 21/82 R ,  H01L 21/82 W

Fターム (22件)：

5F064DD24 ,  5F064EE14 ,  5F064EE15 ,  5F064EE17 ,  5F064EE23 ,  5F064FF02 ,  5F064FF27 ,  5F064FF30 ,  5F064FF32 ,  5F064FF42 ,  5F083AD10 ,  5F083AD24 ,  5F083AD48 ,  5F083JA32 ,  5F083JA36 ,  5F083JA39 ,  5F083JA40 ,  5F083MA05 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083ZA10