特許
J-GLOBAL ID：200903072611277969
テスト回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
早瀬 憲一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-320912
公開番号（公開出願番号）：特開平5-126908
出願日： 1991年11月07日
公開日（公表日）： 1993年05月25日
要約：
【要約】【目的】 入力バッファ回路を含むテスト回路装置において、入力バッファ回路の電気的特性、特にスレッショルド電圧を簡単なテスト回路付加で測定できるようにすることを目的とする。【構成】 入力バッファ回路の出力信号を入力とするマルチプレクサを付加し、マルチプレクサの制御信号により、測定対象の入力バッファ回路を選択し、その出力信号をマルチプレクサの出力端子で見れるようにした。【効果】 入力バッファ回路の電気的特性を最小限のテスト端子の付加で測定できる効果がある。
請求項（抜粋）：
入力端子を入力信号とする入力バッファ回路と、少なくとも2個以上の前記入力バッファ回路の出力信号を入力信号とする内部論理回路と、少なくとも1個以上の前記入力バッファ回路の出力信号をパラレルデータ入力信号とするマルチプレクサと、前記内部論理回路の出力信号を入力信号とする出力バッファ回路とを備え、前記出力バッファ回路の出力信号を出力端子の信号とし、上記入力バッファ回路をテストすることを特徴とするテスト回路装置。
IPC (4件)：
G01R 31/28
, H01L 21/66
, H01L 27/04
, H03K 17/62
