特許
J-GLOBAL ID：200903072628613040

半導体集積回路のレイアウト設計方法および記録媒体

発明者：
久慈 憲夫

久慈 憲夫 について

, 
竹田 忠雄

竹田 忠雄 について


出願人/特許権者：
日本電信電話株式会社

日本電信電話株式会社 について


代理人 (1件)： 中村 純之助 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-156836
公開番号（公開出願番号）：特開平10-125795
出願日： 1997年06月13日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】 設計チップサイズを増大させることなく、半導体集積回路デバイスの下層配線の電子ビームプローブによるプロービングを容易化する。【解決手段】 機能セル配置工程、格子点設定工程、機能セル間配線工程を行なったのち、下層配線を抽出し、下層配線の中から上層に配線が存在しない観測パッド設置可能配線を抽出し、観測パッド設置可能配線上に所属する所属格子点を全て抽出し、所属格子点位置と観測パッドのレイアウトとからなるデータを従来のレイアウト設計法で生成された実体マスクパターンデータに追加することで、新たな半導体集積回路の実体マスクパターンデータを生成し、この実体マスクパターンデータを用いて半導体集積回路デバイスを製造する。
請求項（抜粋）：
半導体集積回路の回路接続情報を構成する機能セルの図形データをセルライブラリから抽出して平面配置する機能セル配置工程と、上記機能セルの配置平面上に設けられた機能セル間領域に配線の通過する格子および格子点を配線ルールに基づいて設定する格子点設定工程と、異なる配線層に設けられた配線、異なる上記配線層に設けられた配線同士を接続する配線スルーホール並びに最上の上記配線層に設けられたプローブ用電極と任意の上記配線層の配線間を電気的に接続する電極スルーホールとからなる観測パッドを上記半導体集積回路の回路接続情報に従って上記格子上に設置する機能セル間配線工程とを有し、実体マスクパターンデータを生成する半導体集積回路のレイアウト設計方法において、上記実体マスクパターンデータから最上の上記配線層以外の配線層に配置された下層配線を抽出する下層配線抽出工程と、上記下層配線の中から上層に配線が存在しない観測パッド設置可能配線を抽出する観測パッド設置可能配線抽出工程と、上記格子点の中から上記観測パッド設置可能配線上に所属する所属格子点を全て抽出する所属格子点抽出工程と、上記所属格子点の位置に上記観測パッドを設置する観測パッド設置工程とを有することを特徴とする半導体集積回路のレイアウト設計方法。
IPC (4件)：
H01L 21/82 ,  G06F 17/50 ,  H01L 27/04 ,  H01L 21/822
FI (4件)：
H01L 21/82 C ,  G06F 15/60 658 H ,  H01L 27/04 E ,  H01L 27/04 T
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM