特許

J-GLOBAL ID：200903072632043291

キャッシュ・コヒ-レンシの維持方法及びペ-ジ割当解除方法

発明者： サンドラ・ジョンソン・ベイラー ,  ヤースン・スー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-030435
公開番号（公開出願番号）：特開平11-316750
出願日： 1999年02月08日
公開日（公表日）： 1999年11月16日
要約：

【要約】【課題】 各ノードが、それ自体、共用メモリ・マルチプロセッサである複数のノードを備える共用メモリ・マルチプロセッサ装置において、キャッシュ・コヒーレンシを維持する方法を提供する。【解決手段】 本発明によれば、共用メモリ・マルチプロセッサ装置内の最上位レベルのキャッシュメモリのキャッシュが、共用メモリ・プロセッサ装置の最上位キャッシュ・レベルをミスするキャッシュラインに対して、リードまたはライト・リクエストを発すると、キャッシュ・ラインのオーナが、キャッシュ・ラインを最上位レベルのキャッシュ・メモリを相互接続するバス上に出力する。

請求項（抜粋）：

各ノードが共用メモリ・マルチプロセッサである複数のノードと、キャッシュメモリの階層とを備える共用メモリ装置において、リードまたはライト・アクセス・コマンドに応答して前記共用メモリ装置におけるキャッシュ・コヒーレンシを維持する方法であって、a.前記共用メモリ装置内の最上位レベルのキャッシュ・メモリの各ラインについてステータス・オーナ情報を維持し、前記ステータス・オーナ情報は、リード・オンリ・ラインのノードのいずれが、最初に前記リード・オンリ・ラインを読み取ったかを指示し、リード/ライト・ラインのノードのいずれが、前記リード/ライト・ラインを最初に読み取り、または、前記リード/ライト・ラインを最後に変更したかを指示し、その際、各キャッシュ・ラインのそれぞれの指示されたノードが、前記各キャッシュ・ラインを所有するノードであり、b.前記共用メモリ装置内の前記最上位レベルのキャッシュ・メモリにおける前記ノードの1つにおけるキャッシュが、前記共用メモリ装置の最上位レベル・キャッシュでミスするラインに対して、リードまたはライト・アクセスを発すると、前記キャッシュ・ラインを所有するノードによって、前記キャッシュ・ラインを前記最上位レベルのキャッシュ・メモリを相互接続するバス上に出力する、キャッシュ・コヒーレンシ維持方法。

IPC (3件)：

G06F 15/177 682 ,  G06F 12/08 310 ,  G06F 15/16 645

FI (3件)：

G06F 15/177 682 J ,  G06F 12/08 310 B ,  G06F 15/16 645