特許

J-GLOBAL ID：200903072640325549

電圧設定回路

発明者： 小崎 進 ,  半田 春美 ,  本多 秀夫 ,  ▲斎▼藤 清市 ,  佐竹 信夫
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石川 泰男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-058441
公開番号（公開出願番号）：特開平5-265584
出願日： 1992年03月16日
公開日（公表日）： 1993年10月15日
要約：

【要約】【目的】 より少ないチップ面積で高精度の電圧を設定する電圧設定回路に関し、ツェナーザップ方式による電圧設定回路において、大電流を流すパッド数及び配線領域を減少させ、ビット数の多いトリミングを、より少ないチップ面積で実現できる電圧設定回路を提供することを目的とする。【構成】 複数のツェナーダイオードDZ1 〜DZ3 及び電圧設定抵抗R1 〜R3 を備え、ツェナーダイオードDZ1 〜DZ3 をザップして当該電圧設定回路の電圧を設定する電圧設定回路であって、ツェナーダイオードDZ1 〜DZ3 と直列に接続される複数のトランジスタTr1〜Tr3と、ツェナーダイオードDZ1 〜DZ3 と並列に接続される複数のアナログスイッチSW1 〜SW3 とを有して構成し、ツェナーダイオードDZ1 〜DZ3 のザップのための電流は、トランジスタTr1〜Tr3を制御して印加される。

請求項（抜粋）：

複数のツェナーダイオード(DZ1 〜DZ3 )及び電圧設定抵抗(R1 〜R3 )を備え、ツェナーダイオード(DZ1 〜DZ3 )をザップして当該電圧設定回路の電圧を設定する電圧設定回路であって、前記ツェナーダイオード(DZ1 〜DZ3 )と直列に接続される複数のトランジスタ(Tr1〜Tr3)を有し、前記ツェナーダイオード(DZ1 〜DZ3 )のザップのための電流は、前記トランジスタ(Tr1〜Tr3)を制御して印加されることを特徴とする電圧設定回路。

IPC (2件)：

G05F 3/18 ,  H01L 27/04