特許
J-GLOBAL ID：200903072643331396

半導体装置

発明者：
齋藤 仁

齋藤 仁 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願2003-078395
公開番号（公開出願番号）：特開2004-288282
出願日： 2003年03月20日
公開日（公表日）： 2004年10月14日
要約：
【課題】強誘電体不揮発性メモリに関し、加熱による読み出しエラーを防止すること。【解決手段】複数の第1のビット線19にスイッチングトランジスタ11を介して一端が接続される複数の記憶用強誘電体キャパシタ15と、記憶用強誘電体キャパシタ15のそれぞれの他端に接続される第1のプレート線17と、第2のビット線20に第1のnチャネルMOSトランジスタ12を介して一端が接続される第1の参照用強誘電体キャパシタ16と、第1の参照用強誘電体キャパシタ16の他端に接続される第2のプレート線18と、第2のプレート線18に接続されるpチャネルMOSトランジスタ25とを含む。【選択図】 図4
請求項（抜粋）：
複数の第1のビット線にスイッチングトランジスタを介して一端が接続される複数の記憶用強誘電体キャパシタと、 前記記憶用強誘電体キャパシタのそれぞれの他端に接続される第1のプレート線と、 第2のビット線に第1のnチャネルMOSトランジスタを介して一端が接続される第1の参照用強誘電体キャパシタと、 前記第1の参照用強誘電体キャパシタの他端に接続される第2のプレート線と、 前記第2のプレート線に接続されるpチャネルMOSトランジスタと を有することを特徴とする半導体装置。
IPC (2件)：
G11C11/22 ,  H01L27/105
FI (2件)：
G11C11/22 501H ,  H01L27/10 444Z
Fターム (3件)：
5F083FR02 ,  5F083FR03 ,  5F083JA15
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM