特許

J-GLOBAL ID：200903072644009862

半導体集積回路装置

発明者： 石井 達也 ,  佐藤 弘 ,  高橋 正人
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平11-242372
公開番号（公開出願番号）：特開2001-068558
出願日： 1999年08月30日
公開日（公表日）： 2001年03月16日
要約：

【要約】【課題】 素子の微細化と高信頼性及び低電圧までの高速動作化を可能にした半導体集積回路装置を提供する。【解決手段】 ソース,ドレイン領域に挟まれた半導体基板上にゲート絶縁膜を介して第1ゲート電極を形成し、上記第1ゲート電極上に絶縁膜を介して第2ゲート電極を形成してMOSFETを構成し、制御回路により上記MOSFETをオン状態にさせるとき、第1のタイミングで上記第1ゲートに第1の電圧を印加し、上記第1のタイミングよりより遅れた第2のタイミングで上記第2のゲートに第2の電圧を印加して、上記第1と第2のゲート電極間の容量結合により上記第1のゲート電極の電圧を上記第1と第2の電圧を加えた電圧にする。

請求項（抜粋）：

一対のソース,ドレイン領域に挟まれた半導体基板上にゲート絶縁膜を介して形成された第1ゲート電極と、上記第1ゲート電極上に絶縁膜を介して形成された第2ゲート電極とを有するMOSFETと、上記MOSFETをオン状態にさせるとき、第1のタイミングで上記第1ゲートに第1の電圧を印加し、上記第1のタイミングより遅れた第2のタイミングで上記第2のゲートに第2の電圧を印加して、上記第1と第2のゲート電極間の容量結合により上記第1のゲート電極の電圧を上記第1と第2の電圧を加えた電圧にする制御回路とを備えてなることを特徴とする半導体集積回路装置。

IPC (12件)：

H01L 21/8234 ,  H01L 27/088 ,  H01L 21/8238 ,  H01L 27/092 ,  H01L 27/115 ,  H01L 27/10 481 ,  H01L 27/10 491 ,  H01L 29/78 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H03K 19/0944

FI (10件)：

H01L 27/08 102 C ,  H01L 27/10 481 ,  H01L 27/10 491 ,  H01L 27/08 102 H ,  H01L 27/08 321 D ,  H01L 27/08 321 K ,  H01L 27/10 434 ,  H01L 29/78 301 G ,  H01L 29/78 371 ,  H03K 19/094 A

Fターム (44件)：

5F001AA02 ,  5F001AB08 ,  5F001AD12 ,  5F001AG40 ,  5F040DB03 ,  5F040EA08 ,  5F040EC00 ,  5F040EC07 ,  5F040EC19 ,  5F040EC26 ,  5F048AA01 ,  5F048AA03 ,  5F048AA08 ,  5F048AB01 ,  5F048AB03 ,  5F048AB04 ,  5F048AB07 ,  5F048AC03 ,  5F048BB01 ,  5F048BB05 ,  5F083EP02 ,  5F083EP23 ,  5F083GA12 ,  5F083GA23 ,  5F083KA01 ,  5F083LA07 ,  5F083LA10 ,  5F083PR43 ,  5F083PR44 ,  5F083PR53 ,  5F083PR54 ,  5J056AA03 ,  5J056BB02 ,  5J056BB46 ,  5J056DD13 ,  5J056DD28 ,  5J056DD51 ,  5J056EE03 ,  5J056EE06 ,  5J056FF07 ,  5J056FF09 ,  5J056HH00 ,  5J056KK01 ,  5J056KK02