特許
J-GLOBAL ID：200903072645297365
絶縁ゲート型トランジスタ
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
田中 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平6-189915
公開番号（公開出願番号）：特開平8-032084
出願日： 1994年07月20日
公開日（公表日）： 1996年02月02日
要約：
【要約】【目的】 多結晶半導体基板本体上に絶縁層を介してp型の多結晶半導体層が形成されている半導体基板を用い、その多結晶半導体層内にn+ 型のソース領域とn- 型のオフセット領域とそれに連結しているn+ またはp+ 型のドレイン領域とがソース領域及びオフセット領域間にチャンネル領域を形成するように形成されている電界効果型またはバイポーラ型の絶縁ゲート型トランジスタにおいて、単結晶半導体層からの熱を多結晶半導体基板本体を介して外部に効果的に放出させることができ且つ寄生トランジスタの影響がないようにする。【構成】 多結晶半導体基板本体をp+ 型とし、絶縁層を少なくともチャンネル領域と連結する領域においてp+ 型の半導体層で置換する。
請求項（抜粋）：
単結晶半導体基板本体上に、絶縁層を介して、第1の導電型を与える不純物を比較的低い濃度で導入している、第1の導電型を有する単結晶半導体層が形成されている半導体基板を用い、上記半導体基板の単結晶半導体層内に、上記単結晶半導体基板本体側とは反対側から、?@第1の導電型とは逆の第2の導電型を与える不純物を比較的高い濃度で導入している、第2の導電型を有するソース領域と、?A第2の導電型を与える不純物を比較的低い濃度で導入している、第2の導電型を有するオフセット領域と、?B上記ソース領域には連接していないが上記オフセット領域には連接し、且つ第2の導電型を与える不純物を比較的高い濃度で導入している、第2の導電型を有するドレイン領域とが、上記ソース領域及び上記オフセット領域には連接しているが上記ドレイン領域には連接していないチャンネル領域を形成するように、形成され、上記半導体基板上に、単結晶半導体層上において、ゲート電極が、ゲート絶縁膜を介して、上記チャンネル領域に対向するように形成されている電界効果型の絶縁ゲート型トランジスタにおいて、上記半導体基板の単結晶半導体基板本体が、第1の導電型を与える不純物を上記チャンネル領域に比し高い濃度で導入していて、第1の導電型を有し、上記半導体基板の絶縁層が、少なくとも上記チャンネル領域と連接している領域において、上記単結晶半導体基板本体と連接し且つ少なくも上記チャンネル領域と連接しているとともに第1の導電型を与える不純物を上記チャンネル領域に比し高い濃度で導入している、第1の導電型を有する半導体層によって置換されていることを特徴とする電界効果型の絶縁ゲート型トランジスタ。
FI (2件)：
H01L 29/78 311 G
, H01L 29/78 311 J
