特許
J-GLOBAL ID：200903072656641769
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平5-031832
公開番号（公開出願番号）：特開平6-244181
出願日： 1993年02月22日
公開日（公表日）： 1994年09月02日
要約：
【要約】【目的】 Cu膜の酸化を防止し、保護膜の密着性が良く、耐腐食性に優れた低抵抗の銅配線を形成できる。【構成】 Cu膜5の上に高融点金属膜(TiN膜)6またはキレト-化合物膜を形成し、フォトレジスト膜7をマスクにエッチングした後、酸素アッシングによりフォトレジスト膜7を除去する。エッチングは、NH3 とシリコン化合物を添加したエッチングガスにより行い、エッチングと同時あるいはエッチング直後にCu膜5の側壁をSiN系の窒化膜8で覆う。さらに、Cu配線をPSG膜9およびプラズマ膜10で覆う。
請求項（抜粋）：
半導体基板と、この半導体基板上に形成した絶縁膜と、この絶縁膜上に第1の高融点金属膜と銅膜および第2の高融点金属膜またはキレート化合物膜を順次堆積してなる配線層と、前記銅膜の側壁に形成した窒化膜と、前記配線層を覆った保護膜とを備えた半導体装置。
IPC (2件)：
H01L 21/3205
, H01L 21/28 301
