特許

J-GLOBAL ID：200903072660614172

半導体装置の配線形成方法

発明者： 西村 浩三 ,  松本 一治
出願人/特許権者： ソニー株式会社
代理人 (1件)： 高橋 光男
公報種別：公開公報
出願番号（国際出願番号）：特願平8-194902
公開番号（公開出願番号）：特開平10-041309
出願日： 1996年07月24日
公開日（公表日）： 1998年02月13日
要約：

【要約】【課題】 半導体装置の配線を形成する際、正確なパターンで配線層を形成できる方法を提供する。【解決手段】 本配線形成方法は、シリコン基板11上にAl又はAl合金からなる配線層12を成膜し、次いで、配線層12上にホトレジスト膜を成膜し、パターニングしてホトレジスト膜のマスクパターン13を形成する。マスクパターン13上から不純物、例えばArをイオン注入する。イオン注入条件は、ホトレジスト膜の種類により異なるが、一般にはドーズ量が1×1014/cm2 から1×1015/cm2 の範囲で、エネルギーが40〜60keVの範囲である。この結果、マスクパターン13のホトレジスト膜上層は、十分な厚さで硬化層14に転化する。ドライエッチングを行って配線層12をパターニングし、所定パターンの配線を形成することができる。また、ドライエッチングが終了した時点でも、硬化層14がマスクパターン13のホトレジスト膜上層に残存している。

請求項（抜粋）：

フォトレジスト膜をマスクパターンにして、基板上に形成された金属配線層をドライエッチングして所定パターンの配線を形成する、半導体装置の配線形成方法において、配線層上に成膜したフォトレジスト膜をパターニングした後に、基板上に不純物をイオン注入して、フォトレジスト膜上層を硬化することを特徴とする半導体装置の配線形成方法。

IPC (3件)：

H01L 21/3213 ,  H01L 21/265 ,  H01L 21/3065

FI (3件)：

H01L 21/88 D ,  H01L 21/265 W ,  H01L 21/302 N