特許

J-GLOBAL ID：200903072711759014

絶縁ゲート型サイリスタ

発明者： 長谷川 滋 ,  四戸 孝
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平3-232920
公開番号（公開出願番号）：特開平5-075113
出願日： 1991年09月12日
公開日（公表日）： 1993年03月26日
要約：

【要約】【目的】ターンオフ能力の向上を図った絶縁ゲート型サイリスタを提供することを目的とする。【構成】n型ベース層1の一方の表面にp型ベース層2、他方の面にp型エミッタ層4が形成されている。p型ベース層2の表面にはn型エミッタ層5とこれに隣接するn型ソース層6が形成されている。n型エミッタ層5とn型ソース層6により挟まれた領域のp型ベース層2上には、ゲート絶縁膜7を介してゲート電極8が形成されて、nチャネルMOSFETが構成されている。カソード電極9はn型エミッタ層5にのみコンタクトして形成され、p型ベース層2には制御電極13が形成されている。p型エミッタ層4にはアノード電極10が形成されている。

請求項（抜粋）：

高抵抗の第1導電型ベース層と、前記第1導電型ベース層の表面に形成された第2導電型ベース層と、前記第2導電型ベース層の表面に形成された第1導電型エミッタ層と、前記第2導電型ベース層の表面に前記第1導電型エミッタ層と隣接して形成された第1導電型ソース層と前記第1導電型ベース層に前記第2導電型ベース層とは離れて形成された第2導電型エミッタ層と、前記第2導電型ベース層の前記第1導電型エミッタ層と第1導電型ソース層により挟まれた領域に形成された絶縁ゲート電極と、前記第2導電型ベース層にコンタクトして形成された制御電極と、前記第1導電型ソース層にコンタクトして形成された第1の主電極と、前記第2導電型エミッタ層にコンタクトして形成された第2の主電極と、を備えたことを特徴とする絶縁ゲート型サイリスタ。