特許

J-GLOBAL ID：200903072718294807

リニアセンサ駆動回路

発明者： 真城 康人 ,  佐藤 真木 ,  奈良部 忠邦
出願人/特許権者： ソニー株式会社
代理人 (1件)： 船橋 国則
公報種別：公開公報
出願番号（国際出願番号）：特願平4-037067
公開番号（公開出願番号）：特開平5-207221
出願日： 1992年01月28日
公開日（公表日）： 1993年08月13日
要約：

【要約】【目的】 メモリを用いる必要がなく、かつデバイス自体の端子数を削減でき、外部回路の簡略化が可能なリニアセンサ駆動回路を提供する。【構成】 同一チップ上に並列配置された4ライン分のリニアセンサの各出力信号を順次シリアルに読み出すための駆動回路において、4ライン分のリニアセンサに対し、2個のタイミング制御パルスV1 ,V2 および単一の基本リードアウトパルスΦROGを入力とし、第1,第2の論理回路11,12を用いて4個のリードアウトパルスΦrog1〜Φrog4およびラインセレクトパルスΦs1〜Φs4を内部で生成するようにする。

請求項（抜粋）：

一次元に配列されてなるセンサ列と、このセンサ列の各センサの信号電荷を読み出すゲート部と、このゲート部によって読み出された信号電荷を転送する転送部と、この転送部によって転送されてきた信号電荷を電気信号に変換する出力部とからなり、同一チップ上に並列配置されたn(nは2以上の整数)本のリニアセンサと、前記n本のリニアセンサの各出力信号を順次選択してシリアルに出力するスイッチング回路と、前記n本のリニアセンサの各ゲート部および前記スイッチング回路に対して順次印加するn個のリードアウトパルスおよびn個のラインセレクトパルスを生成するタイミング回路とを具備し、前記タイミング回路は、前記リニアセンサの本数nから決まるm(2<SP>m-1 </SP><n≦2<SP>m </SP>)個のタイミング制御パルスの論理の組み合わせによって前記n個のラインセレクトパルスを生成する第1の論理回路と、前記n個のラインセレクトパルスと単一の基本リードアウトパルスとの論理の組み合わせによって前記n個のリードアウトパルスを生成する第2の論理回路とからなることを特徴とするリニアセンサ駆動回路。