半導体装置および半導体装置の製造方法

発明者： , ,
出願人/特許権者：
代理人 (4件)：児玉俊英 , 大岩増雄 , 竹中岑生 , 村上啓吾
公報種別：公開公報
出願番号（国際出願番号）：特願2002-366730
公開番号（公開出願番号）：特開2004-200385
出願日： 2002年12月18日
公開日（公表日）： 2004年07月15日
要約：

【課題】シリサイド膜の形成による効果を保持しつつ微細化に適した半導体装置を提供する。【解決手段】シリコン基板100上のゲート電極103を取り囲むように形成されたソース/ドレイン領域5と、ソース/ドレイン領域5上に形成されたシリサイド膜7と、ゲート電極103を覆うように形成された層間絶縁膜8と、層間絶縁膜8のソース/ドレイン領域5のいずれかに連通して成るコンタクトホール内に形成されソース/ドレイン領域5のいずれかと電気的に接続されたポリシリコン膜にて成るストレージノードコンタクトプラグ9と、ストレージノードコンタクトプラグ9上に形成されたキャパシタ102と備えた半導体装置において、シリサイド膜7はストレージノードコンタクトプラグ9とソース/ドレイン領域5との間にのみ存在せずこれらが直接接続されているものである。【選択図】図1

請求項（抜粋）：

シリコン基板上のメモリセル形成領域上に形成されたゲート電極と、上記ゲート電極を取り囲むように上記シリコン基板に形成されたソース/ドレイン領域と、上記ソース/ドレイン領域上に形成されたシリサイド膜と、上記ゲート電極を覆うように形成された層間絶縁膜と、上記層間絶縁膜の上記ソース/ドレイン領域のいずれかに連通して成るコンタクトホール内に形成され上記ソース/ドレイン領域のいずれかと電気的に接続されたポリシリコン膜にて成るストレージノードコンタクトプラグと、上記ストレージノードコンタクトプラグ上に形成されたキャパシタとを備えた半導体装置において、上記ストレージノードコンタクトプラグと上記ソース/ドレイン領域のいずれかとが上記シリサイド膜を介することなく直接接続され他の上記ソース/ドレイン領域上には上記シリサイド膜が残存していることを特徴とする半導体装置。

IPC (5件)：

H01L21/8242 , H01L21/28 , H01L21/3205 , H01L21/768 , H01L27/108

FI (6件)：

H01L27/10 621C , H01L21/28 301A , H01L21/28 301S , H01L21/90 C , H01L21/88 P , H01L21/88 Q

Fターム (51件)：

4M104BB01 , 4M104BB14 , 4M104BB20 , 4M104BB30 , 4M104BB40 , 4M104DD04 , 4M104FF21 , 4M104FF22 , 4M104FF26 , 4M104GG16 , 4M104HH15 , 5F033HH04 , 5F033HH08 , 5F033HH18 , 5F033HH33 , 5F033JJ04 , 5F033JJ18 , 5F033JJ25 , 5F033JJ33 , 5F033KK01 , 5F033KK25 , 5F033LL04 , 5F033NN05 , 5F033NN13 , 5F033NN17 , 5F033QQ08 , 5F033QQ09 , 5F033QQ11 , 5F033QQ19 , 5F033QQ37 , 5F033TT07 , 5F033VV10 , 5F033VV16 , 5F033WW04 , 5F033XX09 , 5F083AD10 , 5F083AD21 , 5F083AD31 , 5F083GA09 , 5F083JA35 , 5F083JA36 , 5F083JA37 , 5F083JA39 , 5F083JA40 , 5F083JA53 , 5F083MA05 , 5F083MA06 , 5F083MA17 , 5F083MA19 , 5F083PR05 , 5F083ZA12

前のページに戻る