特許

J-GLOBAL ID：200903072729541687

半導体装置およびその製造方法

発明者： 水島 一郎 ,  綱島 祥隆
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-001838
公開番号（公開出願番号）：特開2001-196556
出願日： 2000年01月07日
公開日（公表日）： 2001年07月19日
要約：

【要約】【課題】DRAMのメモリセルにトレンチキャパシタを使用したDRAM混載LSIにおける製造コストの削減化および製造期間の短縮化を実現すること。【解決手段】シリコン基板1の全体に複数のトレンチキャパシタを形成し、これらのトレンチキャパシタのうち、DRAM領域のものだけをメモリセルのMOSトランジスタと電気的に接続し、残りのトレンチキャパシタはロジック回路を構成するMOSトランジスタと電気的に分離し、使用しない。

請求項（抜粋）：

半導体からなる基板の第1の領域に形成された複数の第1の半導体素子と、前記第1の領域に形成され、前記複数の第1の半導体素子と電気的に接続された複数の第1のトレンチキャパシタと、前記基板の第2の領域に形成され、前記複数の第1の半導体素子と電気的に分離した複数の第2のトレンチキャパシタとを具備してなることを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (2件)：

H01L 27/10 681 F ,  H01L 27/10 625 A

Fターム (22件)：

5F083AD02 ,  5F083AD17 ,  5F083GA27 ,  5F083GA28 ,  5F083HA02 ,  5F083MA03 ,  5F083MA06 ,  5F083MA17 ,  5F083MA19 ,  5F083MA20 ,  5F083PR07 ,  5F083PR10 ,  5F083PR23 ,  5F083PR25 ,  5F083PR29 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083ZA12

引用特許：

審査官引用 (2件)

• 携帯無線機用ホルダー
  公報種別：公開公報   出願番号：特願平9-176182   出願人：有限会社イーアンドエス
• 携帯用通信機
  公報種別：公開公報   出願番号：特願平8-306582   出願人：日本電気株式会社